基于2-5混值编码的十值乘法器

通过对十值逻辑编码技术的研究,发现2-5混值编码方案能有效抑制冗余态,使一位十值信号的编码效率达到100%。提出了2-5混值编码方案,借助T运算,推导出2-5混值/十值T门的逻辑函数表达式及电路结构;根据真值表,利用T门,设计了2-5混值/十值乘法器。在PSP ICE 9.0环境下,采用0.5μm CMOS工艺,对所设计的电路进行计算机模拟,验证了其逻辑功能的正确性。