基于金属-绝缘体相变材料的高钝感集成半导体桥芯片设计

为了提高半导体桥(SCB)火工品的安全性与可靠性,通过片上集成方式,在SCB两端并联金属-绝缘体相变材料VO_(2)对其进行分流防护。提出蛇形设计方法来降低VO_(2)薄膜在金属态的电阻值,使其与SCB阻值相匹配,测试了不同长宽比的VO_(2)薄膜及相应的集成芯片在室温(25℃)至100℃范围内的电阻曲线,并对集成芯片及单独SCB在1A1W5min和1.5A2.25W5min安流试验中的传热过程进行了仿真。结果表明:蛇形设计可以有效降低VO_(2)薄膜电阻,其阻值与蛇形长宽比(Ws/L)成反比;VO_(2)薄膜能够对SCB起到一定的分流防护作用;集成芯片尺寸对安流试验热传导过程的平衡温度有一定影响;能够通过1.5 A安流试验的最大VO_(2)阻值为5Ω,这是下一步的设计目标。

基于BGR芯片设计的CMOS集成电路教学新范式

针对集成电路专业实验教学中软件使用难度高以及教学模式单一的问题,结合专业培养方案对课程知识与能力的要求,提出一种基于BGR芯片设计的CMOS集成电路教学新范式。该文采用调研分析、调查问卷、理论+实践、系统评估等方法,培养学生实验技能、设计思想、EDA方法和分析方法,从而提高学生在模拟芯片设计方面的实践能力和创新意识。教学实践表明,该教学模式在集成电路人才培养实践教学中取得了良好的教学效果。

基于单目视觉的集成电路芯片引脚共面性检测

芯片引脚共面性检测是集成电路生产过程中的重要环节,关系到集成电路芯片性能的发挥,但是现行方法检测结果置信水平、检出率比较低。因此本文提出基于单目视觉的集成电路芯片引脚共面性检测方法研究,利用相机搭配光源对芯片进行拍摄测量,采用彩色系统变化法对原始芯片图像进行灰度转化,并通过阈值分割对芯片图像提取检测目标,利用单目视觉对芯片图像进行拟合分析,确定芯片引脚共面度,完成基于单目视觉的集成电路芯片引脚共面性检测。经试验证明,本文方法检测结果置信水平和检出率均在95%以上,拟合精度误差能够控制在0.135mm以下,拟合稳定性能为97.50%,能够精准检测集成电路芯片引脚共面性。

半导体器件制造工艺对数字集成电路可靠性的影响探究

1数字集成电路可靠性理论基础1.1可靠性基本概念在数字集成电路设计和生产过程中,可靠性是一个非常重要的指标,它是指产品或系统在一定时间内不会发生故障的能力。对于数字集成电路而言,其可靠性主要受到制造工艺、材料选择以及环境等因素影响。因此,了解这些因素的重要性是提高数字集成电路可靠性的关键。首先,制造工艺是数字集成电路可靠性的重要组成部分之一。制造工艺包括芯片的设计、制备、测试等一系列过程。其中,晶片制作技术是最重要的环节之一,不同的晶片制作方法会对产品的性能产生不同程度的影响。例如,硅基板上的晶体管尺寸、栅极宽度、沟深等都会影响到晶体管的工作特性。此外,晶片加工温度、压力、时间等参数也会直接影响晶体管的稳定性和寿命。

半导体集成电路芯片质量与可靠性保证方法

针对国内目前没有专门用于保证半导体集成电路芯片质量与可靠性要求的相关标准,相应测试、可靠性研究水平也较为落后的情况,对半导体集成电路芯片质量与可靠性保证方法进行研究。介绍半导体集成电路芯片质量与可靠性保证方面的国际、国内标准与技术水平现状,提出在目前技术水平下需从设计、工艺、筛选验证3个方面保证半导体集成电路芯片质量与可靠性,在筛选验证方面提出芯片筛选、封装样品考核相结合的方式。结果表明,该方法能满足混合集成电路、多芯片组件对半导体集成电路芯片的质量与可靠性要求。

高频高速集成电路芯片设计中的FPGA解决方案分析

阐述低电压供电、PCB设计的高密度与高速化、去耦电容优化和电热协同分析的问题、原因及挑战。以FPGA技术为重点,探讨其原理、特征以及在高频高速集成电路设计中的关键作用。

东莞出台16条政策支持半导体及集成电路产业

为落实“广东强芯”工程,推进动能焕新,近日,东莞市发展和改革局印发《东莞市促进半导体及集成电路产业集聚区发展若干政策》(下称《若干政策》),围绕企业引培、产品研发应用、金融支持、人才引培四大方面提出16条奖补措施,其中建设创新平台或开展技术研发,最高可获得3000万元奖励。

总投资110亿!衢州先导集成电路关键材料与高端化合物半导体等项目开工

7月4日,浙江省委、省政府举行2023年“千项万亿”重大项目集中开工仪式,位于衢州的衢州先导集成电路关键材料与高端化合物半导体及器件模组项目参加此次省集中开工。衢州智造新城消息显示,衢州先导集成电路关键材料与高端化合物半导体及器件模组项目总投资110亿元,位于衢州智造新城高新片区及智造新城东港片区,总用地面积约1038亩。

集成电路固有失效机理的可靠性评价综述

ULSI/VLSI集成电路芯片的可靠性既与设计有关,也与工艺加工过程有关,即芯片的可靠性是设计进去、制造出来。设计是集成电路芯片可靠性的基础,工艺制造是集成电路芯片可靠性的实现。要使超大规模集成电路在特定的寿命期间内能够稳定地工作,必须对影响集成电路芯片可靠性的固有失效机理进行评价。评价的目的是确定磨损失效的机理,通过改进设计和工艺加工水平确保集成电路芯片在整个产品寿命期间有良好的可靠性。本文梳理了国内外集成电路芯片固有失效机理的可靠性评价标准,阐述了这些固有失效机理的产生机制,总结了不同固有失效机理的试验方法,提出了固有失效机理的可靠性评价要求。这些标准、方法和可靠性评价要求具有很强的时效性,集成电路芯片固有失效机理的可靠性评价将在工艺开发、建库及工程服务中发挥作用,并有助于推动国内合格生产线认证的开展。

半导体集成电路用表面钝化膜的研究

对于高性能高可靠性集成电路来说 ,表面钝化已成为不可缺少的工艺措施之一。本文分析了目前应用最广泛的几种无机表面钝化膜 (SiO2 、Al2 O3 和Si3 N4)的特点 ,并指出氮化硅薄膜是半导体集成电路中最具应用前景的表面钝化材料 ,发展低温的热化学气相沉积 (CVD)工艺来沉积氮化硅表面钝化膜是集成电路发展的必然趋势 ,而开发新的能满足低温沉积氮化硅薄膜的硅源、氮源前驱体是解决这一难题的有效方法 ,并对这些前驱体物质的设计原则进行了阐述。

我国集成电路税收政策评价及建议

美国及其组建的“Chip4联盟”近几年集中出台半导体产业扶持政策,不断加强对华出口管制,因而以新型举国体制大力扶持我国集成电路产业发展成了必需。在集成电路产业政策中,税收政策具有不可替代的作用,但我国税收政策在协调性、结构性和精准性方面还存在若干短板。结合域外经验,文章对我国近年来集成电路政策实践以及一些地方政府培育集成电路产业集群的政策进行探索,进而提出一系列税收政策建议。

基于半导体集成电路辐射效应的空间辐射环境探测器

空间辐射环境能够引起半导体集成电路发生的总剂量效应、单粒子效应等辐射效应 ,可以被用来进行空间辐射环境监测。在一定条件下 ,基于此原理的探测器具有常规的面垒型探测器以及 PIN型探测器等所不具备的优点。尤其适合航天器舱内带电离子探测和用于航天医学的个人辐射剂量探测。介绍了三种基于半导体器件辐射效应的探测器。

半导体集成电路课程改革的探索与思考

从半导体集成电路课程改革的必要性出发,介绍了课程内容、教学方法和手段的改革。课程内容兼顾双极集成电路和MOS集成电路,但以MOS集成电路为主,同时引入学科的前沿知识;教学手段上以多媒体为主,做到图文并茂,让学生建立集成电路的感性认识,方法上注重实践,将课程设计内容与集成电路设计技术课程的内容相结合,增强学生的实际动手能力。最后介绍了目前存在的主要问题和今后的工作重点。

采用TEG技术的半导体集成电路可靠性评价方法

详细介绍了一种新近采用的先进半导体集成电路可靠性评价技术———TEG技术。对其基本概念、评价方法以及应用情况进行了详细的阐述,重点介绍了其中的WLR TEG可靠性在线检测与控制技术;最后,对我国开展相关工作提出了切实可行的建议,以确保并提高我国军用半导体集成电路的固有可靠性水平,促进军用微电子技术的快速发展。

“半导体集成电路”课程建设与教学实践

教学改革的核心是教学内容与课程体系的改革。为了加强基础,拓宽专业面,必须对课程体系进行优化调整。本文针对我校微电子学本科专业的课程体系,重点介绍"半导体集成电路"课程建设;首先介绍了"半导体集成电路"课程建设的指导思想,然后阐述了课程建设的内容和实施情况,最后对课程建设的效果进行了简要的分析和总结。通过三届本专业学生的教学实践,收到了较好的效果。

半导体集成电路器件生产废水处理工艺研究与应用

针对半导体集成电路器件生产产生的电镀废水、酸碱废水,对流量控制、pH、药剂投加量、反应搅拌强度进行研究,并提出合理的处理工艺,确保废水处理达标排放。

利用半导体集成电路芯片进行微组装

利用半导体工艺条件对集成电路芯片进行二次微组装。通过这种技术，可使得电路组装技术来一次变革。