基于Python的级联半带滤波器RTL自动生成方法

针对数字上下变频的滤波需求和自动化的发展趋势,提出了一种级联半带滤波器寄存器传输级(RTL)自动生成方法。该方法首先读取设计需求参数,创建Python字典对象,将设计参数存储于此字典对象中;然后读取字典对象中的设计参数,基于Python分析并生成并行流水线结构的级联半带滤波器RTL代码。试验结果表明,提出的方法能够自动生成任意N级的级联半带插值滤波器或者任意N级的级联半带抽取滤波器,生成的滤波器能够实现2N倍的插值或者抽取,提升了设计效率,缩短了开发周期。

多速率窄带数字滤波中半带滤波器的优化设计

探讨了基于MATLAB的半带滤波器的优化设计方法,分析了其高效实现结构,指出了半带滤波器既可以采用具有良好线性相位FIR半带滤波器,也可采用高运算效率的IIR半带滤波器。

基于窗函数和特征滤波器的半带滤波器设计

研究半带滤波器设计优化问题。半带滤波器是一种特殊的低通FIR数字滤波器,通带和阻带关于二分之一Nyquist频率对称,因而有近一半的滤波器系数为0,用来实现数字滤波可以大幅度地减少运算量,有利于滤波器的实时实现。为实现上述优化,采用两种方法来设计半带FIR滤波器,一种是传统的窗函数法,一种是特征滤波器法。基于半带FIR滤波器的频率特性,用窗函数法和特征滤波器法的半带FIR滤波器仿真结果表明,提出的方法为半带滤波器优化设计提供了参考。

基于多级半带滤波器的超声相控阵聚焦延时

建立了基于多级半带滤波器的超声相控阵聚焦延时系统,以提高仪器延时精度。研究了聚焦延时原理与延时算法的实现。首先,采用内插滤波的方法,设计了半带滤波器作为内插滤波器;然后,对8倍内插结构进行了改进,通过多级半带内插滤波器合成技术,将合成后的滤波器分解为8个子滤波器进行同时滤波,使得内插与多相分解可同时进行。最后,通过对延时算法的仿真分析与现场可编程门阵列(FPGA)的实现,验证了此算法的可行性。实验结果表明:该系统在100MHz采样率的条件下可实现1.25ns延时精度,与同性能普通有限长单位冲激响应(FIR)内插滤波器相比,运算量最大可减少21.4%。此方案在运算量、计算速度、分辨率、性价比方面均具有较大优势,非常适合于实时性强、精度高的聚焦延时算法的实现。

全相位半带滤波器及其应用

提出一种具有频率采样特性的半带滤波器———全相位半带滤波器(APHF),这种半带滤波器,通带和阻带波纹小,过渡带陡峭,频率响应没有过冲,可以直接进行谱分解用于设计二通道完全重建正交镜像滤波器(QMF)组.针对这种半带滤波器提出了高精度谱分解方法.与传统半带滤波器谱分解设计二通道完全重建QMF组相比,QMF组的重建精度由10-3 dB提高到10-6 dB,是半带滤波器和准确重建二通道QMF组的一种设计方法.

全相位2种半带滤波器及在滤波器组中的应用

提出了基于频率采样法的2种全相位数字滤波器实现结构及其设计方法,完善了全相位数字滤波器的理论,并证明这2种滤波器幅频响应在0～1之间,无负值,严格零相位.根据滤波器长度和滤波响应向量的不同,设计了2种无过渡点的全相位半带滤波器,谱分解时无需加抬高因子,精度高,可设计功率互补特性良好的二通道完全重构QMF组.实验证明,由此得到的二通道完全重建QMF组的功率互补对数幅频特性可达10^(-8)dB,而传统方法仅能达到10^(-3)dB,具有很高的重建精度.

基于半带滤波器的插值结构FPGA优化实现

提出了一种在FPGA中以半带滤波器为基础实现插值系统的优化结构.该结构结合半带滤波器自身特性及代数变换,降低了计算复杂度和对系数量化位宽需求,并通过使用多级插值方式降低了滤波器阶数.辅以时间换空间的串行逻辑设计思想,最大可能减少了硬件乘法器的数量.相对传统方法,该结构以极低的资源消耗,获得了很高的滤波性能.

FIR半带滤波器的简化结构及其仿真研究

为简化结构并提高算法效率,研究FIR半带滤波器的等效结构。论述FIR半带滤波器的时域和频域特性,运用插值和抽取级联的等效性推导出FIR半带滤波器的简化结构,并以一个10阶半带滤波器为例进行仿真研究。仿真结果表明:FIR半带滤波器的简化结构能有效减少延时单元总数和单位时间内乘法运算的总次数,起到提高算法效率和降低硬件资源占用率的作用。

Lagrange半带滤波器在数字抽取滤波器中的应用

高阶CIC滤波器的补偿滤波器通带内波纹较大,且幅值增长很快,会引起补偿后的CIC滤波器通带不平坦和阻带放大,影响了它的性能的提高。实际中往往只采用低阶的CIC滤波器,并且放在整个数字抽取滤波器的前端。反之, Lagrange半带滤波器的通带较平坦,而且在混叠带内衰减很大。由于通带较平坦,因此可以不用对其进行补偿,从而高阶的Lagrange半带滤波器可以被使用,这样它在混叠带内的衰减比补偿后的CIC滤波器要大的多。Lagrange半带滤波器的抽头都是以2为底的分数,硬件实现较简单。实验说明使用4阶的CIC加8阶Lagrange半带加FIR滤波器的方式,滤波后的噪声功率比传统的4阶的CIC加FIR滤波器的方式要小,并且其功耗也较小。

全相位半带滤波器设计与实现

半带滤波器是一种特殊的低通FIR滤波器,在信号的分析与完全重构中应用广泛。本文在分析全相位滤波器频率取样特性基础上,首先得到无窗、单窗全相位恒通过而双窗则低于频率取样点的结论,其次利用全相位双边带对称传输特性H设计三种类型的半带滤波器且均具有严格零相位特性,类型I和II具有实系数单位冲激响应,类型III则具有复系数冲激响应而使半频点处幅值不等于0.5。第三,分别实现全相位九种半带滤波器并与三种传统设计方法进行比较,结果表明,全相位设计半带滤波器通带及阻带波纹数更少,且衰减降低近3d B。

半带滤波器的仿真

半带滤波器(Half-Band Filter)在多速率信号处理中有着特别重要的位置,因为这种滤波器特别适合D=2M倍(即2的幂次方倍)的抽取或者内插,而且计算效率高,实时性强。专门分析半带滤波器的时、频特性以及在抽取(或者内插)中的应用与设计方法。

基于MATLAB的高性能半带滤波器设计

在数字滤波器的设计中,为了能够有效地进行抽取滤波,往往采用多级抽取的方法。文中引入一种半带FIR(有限冲激响应)滤波器来实现多级抽取。半带滤波器是一种特殊的低通FIR数字滤波器,它的通带和阻带关于二分之一Nyquist频率对称,因而有近一半的滤波器系数为0,所以用它来实现数字滤波可以大幅度地减少运算量,有利于滤波器的实时实现。半带FIR滤波器主要应用于多速率系统中,可以提高系统的效率。剖析了半带FIR滤波器的原理、性质及实现的方法,给出了基于MATLAB和QuartusⅡ联合的半带FIR滤波器的设计仿真过程,并对结果进行了分析。

基于半带滤波器的2^N倍数字内插及其DSP的实现

多倍数字内插技术在软件无线电及全数字通信系统中有着广泛的应用。采用半带滤波器实现2N倍内插,可以减小计算量,特别适合于实时信号处理。本文根据TMS320C5402的特点,介绍了一种基于半带滤波器的2N倍数字内插算法和该算法在TMS320C5402上的实现方案,并对算法的运行结果进行了分析。

加窗全相位半带滤波器在PR QMF组中的应用

研究了一种可以完全重建输入信号的滤波器,称之为正交镜像滤波器(Quadrature Mirror Filter,QMF)。这种滤波器在重建信号方面非常有效。文中设计采用一种对加窗全相位半带滤波器直接进行谱因式分解的方法来完全重建(Perfect Reconstruction,以下简称PR)输入信号的二通带QMF组。通过Matlab实例仿真,得到通带波纹小、阻带衰减大的QMF组,滤波器性能得到明显改善。

椭圆半带滤波器及其在小波包谐波分析中的应用

小波包分解因为具有较高频谱分析的精度,在电力系统谐波检测中得到了广泛的应用.但其复杂的计算使它在实时的测量中受到了限制.现提出了将IIR椭圆半带滤波器应用于小波包谐波分析中的新方法,通过研究表明,该算法可以将复杂的计算减少到与快速傅立叶变换(FFT)同等数量级上.仿真和实验结果进一步表明了该算法的有效性.

基于ASIC的并行流水线级联半带滤波器设计

针对高速ADC数字下变频中的实时滤波需求,设计了一种基于ASIC的并行流水线级联半带滤波器。首先根据ADC输出数据速率远高于DSP处理能力的工程问题设计了可以实现16、8、4、2倍抽取的四级级联结构,然后在传统串行滤波器基础上进行了4路并行流水线结构理论推导,该方法降低了运算速度,能够实现高速数据实时处理。在此基础上采用Verilog HDL实现了RTL级描述并采用65 nm CMOS工艺成功流片,仿真和测试结果显示,设计的滤波器能够在保证计算精度的同时实现1 GHz高速采样数据的实时滤波及16、8、4、2倍抽取。

全半带滤波器数字D类音频PWM调制芯片设计

提出了一种基于全半带滤波器的数字D类音频放大器前级放大芯片,即PWM调制芯片的设计方案,并对其进行了FPGA验证和ASIC实现。经与传统的基于CIC滤波器的设计方案相对比,采用此种设计方案,可在不过分增加面积的前提下,显著减小音频通路的SNR损失。

基于折叠结构的半带滤波器的设计

半带滤波器是一种高效的数字滤波器,目前流行的半带滤波器设计方法一般能够满足参数要求,但其存在着功耗高、面积大、资源耗费代价高等不足之处。为了弥补上述的不足,文中提出了一种基于折叠技术的新的半带滤波器设计方法。首先根据设计要求用MATLAB产生相应的滤波器系数,用CSD码对系数进行优化,然后采用折叠结构,通过代码实现。设计过程当中还用到分时复用和重定时技术。相比其它半带滤波器的设计,本设计具有耗费的资源少,整个抽取、滤波过程包括系数产生始终没有用到乘法器,而且延迟小、功耗低、面积小、单一时钟控制有很高的稳定性。

一种半带滤波器的低功耗实现方法

半带滤波器常被用于实现数字变频中数字信号的2倍抽取过程。对于抽取半带滤波器的无乘法器实现结构,常使用移位相加代替乘法操作减少硬件资源的使用,利用多相分解技术降低整体滤波的运算量,降低硬件实现总体功耗。在此基础上进一步提出了一种低功耗的实现方法。通过Modelsim软件仿真验证功能正确后,最后由Design Complier软件的综合结果表明,与传统一般移位相加实现结构相比,所提出的结构有效地降低了半带滤波器的面积及功耗。

基于半带滤波器组的多载波多速率数字分路技术研究

多载波多速率信号的数字化解调是星上处理的一项关键技术,而数字分路是实现成功解调的前提。首先,文中介绍了传统的多载波多速率数字分路结构和性能特点。然后,针对传统的数字分路未能获得充分的阻带衰减及电路规模过大问题,本文给出了一种基于半带滤波器组的多载波多速率(MCMRM)解决方法,并阐述了基本原理。最后,利用所提方法对多路信号进行了数字分路仿真。仿真结果表明:新的方法可以实现数字分路,并获得充分的阻带衰减和较小的电路规模。