分频系数为半整数分频器的CPLD设计

以分频系数为半整数分频器的设计为例，介绍了在 ＭＡＸ＋ ＰＬＵＳ Ⅱ开发平台下，利用ＶＨＤＬ硬件描述语言和原理图输入方式，设计数字逻辑电路的过程。

基于CPLD/FPGA的半整数分频器的设计

简要介绍了CPLD/FPGA器件的特点和应用范围,并以分频比为2.5和1.5的分频器的设计为例,介绍了在MaxPlusII开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。该设计具有结构简单、实现方便、便于系统升级的特点。

基于VHDL的半整数分频器的设计

本文介绍了VHDL语言的产生、特点和程序设计的基本语法结构。并以分频比为2.5的半整数分频器的设计为例,介绍了在MAX+plusⅡ开发软件下,利用VHDL硬件描述语言设计数字逻辑电路的过程和方法。

基于CPLD/FPGA的半整数分频器的设计

简要介绍了CPLD/FPGA器件的特点和应用范围 ,并以分频比为2.5的半整数分频器的设计为例 ,介绍了在MAX +plusⅡ开发软件下 ,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。

基于FPGA的半整数分频器的设计

简要介绍了FPGA器件的特点和应用范围,并以分频比为7.5的半整数分频器的设计为例,介绍了在MAX+plus Ⅱ开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。

半整数分频器的VHDL设计

介绍了VHDL语言的产生、特点和程序设计的基本语法结构 ,并以分频比为 2 .5的半整数分频器的设计为例 ,介绍了在MAX +plusⅡ 10 .0开发软件下 。

基于CPLD半整数分频器的设计

本设计是应用CPLD器件的特点和应用范围,利用VHDL硬件描述语言以及原理图的输入方式设计出占空比可调的半整数分频器,从而满足根据更改N值来实现不同分频系数分频器的设计要求。

数字电路中等占空比分频器的实现

在数字电路设计中,经常会遇到分频器的设计问题。而设计等占空比分频器的关键是构造半整数分频器。简要介绍等占空比分频器的构成原理,提出了用CPLD实现等占空比分频的方法,并给出了偶数、奇数等占空比分频器的原理电路,运用Max+PlusⅡ的图形输入法对电路进行了仿真。同时,用VHDL语言对等占空比分频器的主体———计数器的结构进行了描述,并给出了Max+PlusⅡ的波形仿真输出。

基于FPGA的多种分频设计与实现

简要介绍了FPGA设计中各种分频器的设计方法,给出了分别利用Verilog硬件描述语言和原理图对整数分频、半整数分频等多种分频方式进行设计的方法,同时给出了通过QuartusⅡ5.0开发平台并使用Altera公司的FPGA进行实现的具体方案。