基于PCIE2.0的物理层弹性缓冲器设计

弹性缓冲器是PCIE,USB等高速串行总线物理层接收器的重要组成部分,用于物理层接收器中恢复时钟与本地时钟的频率补偿和相位同步,对信号的传输质量起着重要作用。基于PCIE2.0协议,采用存储器常半满的实现方式,设计一款深度、宽度均为10的弹性缓冲器。该弹性缓冲器应用于PCIE2.0的物理层设计中,并采用SMIC 55nm CMOS工艺实现。芯片测试结果表明,该弹性缓冲器满足PCIE2.0协议的要求,可正常工作于500MHz的时钟频率下,实现恢复时钟与本地时钟的频率和相位补偿,保证了接收器正常接收数据。

基于PCIe2.0协议的PCS层弹性缓冲器设计

弹性缓冲器能够补偿时钟偏差,解决了不同时钟域下的数据传输问题,被广泛应用于高速数据流通信中.结合PCIe 2.0协议,采用常半满方式对弹性缓冲器进行了设计.在读写指针的对比过程中,相对于传统的同步指针的实现方法,采用常半满的检查方式和半满同步方法,简化了逻辑结构.并且在充分考虑协议的基础上,不仅实现了时钟补偿的功能,而且能很好地与接收端的其他模块完成接口对接.经modelsim仿真验证,所设计的缓冲器支持250 MHz的读写时钟频率,输入输出数据为20bit,适用于5G全速率(250 MHz)和2.5G半速率(125 MHz)两种模式.

一种多接口协议弹性缓冲器优化设计方法

弹性缓冲器被广泛应用于高速接口协议物理层设计中,用以匹配跨时钟域传输时因时钟相位频率偏差导致的数据同步问题。在分析多种接口协议需求的基础上,采用常半满机制,设计并实现了一款参数可配置的多路指针弹性缓冲器。该弹性缓冲器支持10 bit、20 bit和40 bit数据位宽,最小深度为8,最高读写时钟频率为500 MHz,通过半满检查方式确定当前存储器内部状态,并以此自动增添或删减控制字符实现缓冲控制。仿真及综合结果表明,所设计的弹性缓冲器可以满足多种协议的需求,实现信道数据传输速率的动态匹配。