高速收发器中解复用电路的设计

采用SMIC 0.18μm CMOS工艺,设计了高速收发器中双模1:8/1:10解复用电路。解复用电路采用半速率结构,基于电流模式逻辑完成对2.5 Gb/s差分数据1:2解复用电路;基于交替反相的锁存器和反馈逻辑完成双模4/5时钟分频和占空比调节;通过适当的相位控制实现了由相位控制链、交替存储链和同步输出链构成的1:4/1:5模式可选的数字CMOS解复用电路;1:2与1:4/1:5解复用级联完成1:8/1:10串并转换。采用数模混合仿真方法对电路进行仿真,结果表明该电路能可靠工作。

高性能2.5Gbps PCI Express并串转换电路的设计

并串转换电路作为PCI Express物理层(PHY)发送端的重要模块之一,将来自PCS(Physical codingsublayer)子层的10bit并行数据转换成1bit串行数据.该文提出并实现了一种高性能并串转换电路,采用0.18μm工艺版图实现,反标寄生参数后使用spice进行仿真,仿真结果证明该电路可在1.0 GHz^1.5GHz稳定工作,其最高数据传输速度达到3Gbps,完全达到了预期效果.