期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
基于双端口随机存储器IDT7133的多处理器系统中数据共享的研究 被引量:6
1
作者 严晓方 马钧华 《电子器件》 EI CAS 2005年第4期863-866,共4页
介绍了双端口随机存储器(以下简称“DPRAM”)芯片IDT7133的外部管脚功能及其芯片特点。针对多处理器系统中的数据存储与共享问题,着重阐述了基于普通单口RAM和基于DPRAM芯片IDT7133两种不同的多处理器系统应用方案。通过对两个方案的比... 介绍了双端口随机存储器(以下简称“DPRAM”)芯片IDT7133的外部管脚功能及其芯片特点。针对多处理器系统中的数据存储与共享问题,着重阐述了基于普通单口RAM和基于DPRAM芯片IDT7133两种不同的多处理器系统应用方案。通过对两个方案的比较,认识到基于DPRAM芯片IDT7133的应用方案在数据共享及数据传输中的显著优势。最后还谈到了IDT7133芯片内部的数据存储方式,为该方案在现实中的合理运用提供了保证。 展开更多
关键词 双端口随机存储器 单口RAM 可编程逻辑器件
下载PDF
TP RAM的低功耗优化设计及应用
2
作者 周清军 刘红侠 《计算机工程与应用》 CSCD 北大核心 2017年第16期237-240,257,共5页
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地... 针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W。测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%。 展开更多
关键词 伪双口随机存储器(TPRAM) 单口随机存储器(spram) 接口转换逻辑 自适应门控时钟 格雷码
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部