期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于双端口随机存储器IDT7133的多处理器系统中数据共享的研究
被引量:
6
1
作者
严晓方
马钧华
《电子器件》
EI
CAS
2005年第4期863-866,共4页
介绍了双端口随机存储器(以下简称“DPRAM”)芯片IDT7133的外部管脚功能及其芯片特点。针对多处理器系统中的数据存储与共享问题,着重阐述了基于普通单口RAM和基于DPRAM芯片IDT7133两种不同的多处理器系统应用方案。通过对两个方案的比...
介绍了双端口随机存储器(以下简称“DPRAM”)芯片IDT7133的外部管脚功能及其芯片特点。针对多处理器系统中的数据存储与共享问题,着重阐述了基于普通单口RAM和基于DPRAM芯片IDT7133两种不同的多处理器系统应用方案。通过对两个方案的比较,认识到基于DPRAM芯片IDT7133的应用方案在数据共享及数据传输中的显著优势。最后还谈到了IDT7133芯片内部的数据存储方式,为该方案在现实中的合理运用提供了保证。
展开更多
关键词
双端口
随机
存储器
单口
RAM
可编程逻辑器件
下载PDF
职称材料
TP RAM的低功耗优化设计及应用
2
作者
周清军
刘红侠
《计算机工程与应用》
CSCD
北大核心
2017年第16期237-240,257,共5页
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地...
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W。测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%。
展开更多
关键词
伪双口
随机
存储器
(TPRAM)
单口
随机
存储器
(
spram
)
接口转换逻辑
自适应门控时钟
格雷码
下载PDF
职称材料
题名
基于双端口随机存储器IDT7133的多处理器系统中数据共享的研究
被引量:
6
1
作者
严晓方
马钧华
机构
浙江大学电气工程学院
出处
《电子器件》
EI
CAS
2005年第4期863-866,共4页
文摘
介绍了双端口随机存储器(以下简称“DPRAM”)芯片IDT7133的外部管脚功能及其芯片特点。针对多处理器系统中的数据存储与共享问题,着重阐述了基于普通单口RAM和基于DPRAM芯片IDT7133两种不同的多处理器系统应用方案。通过对两个方案的比较,认识到基于DPRAM芯片IDT7133的应用方案在数据共享及数据传输中的显著优势。最后还谈到了IDT7133芯片内部的数据存储方式,为该方案在现实中的合理运用提供了保证。
关键词
双端口
随机
存储器
单口
RAM
可编程逻辑器件
Keywords
dual-port random access memory(DPRAM)
single-port random access memory
programmablelogic device (PLD)
分类号
TP368 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
TP RAM的低功耗优化设计及应用
2
作者
周清军
刘红侠
机构
西安培华学院中兴电信学院
西安电子科技大学宽禁带半导体材料与器件教育部重点实验室
出处
《计算机工程与应用》
CSCD
北大核心
2017年第16期237-240,257,共5页
基金
国家自然科学基金(No.61376099
No.6143000024)
陕西省教育厅专项基金项目(No.16JK2138)
文摘
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W。测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%。
关键词
伪双口
随机
存储器
(TPRAM)
单口
随机
存储器
(
spram
)
接口转换逻辑
自适应门控时钟
格雷码
Keywords
Two Ports Random Access Memory(TP RAM)
Single Port Random Access Memory(SP RAM)
interface logics of conversion
adaptive clock-gating
Gray code
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于双端口随机存储器IDT7133的多处理器系统中数据共享的研究
严晓方
马钧华
《电子器件》
EI
CAS
2005
6
下载PDF
职称材料
2
TP RAM的低功耗优化设计及应用
周清军
刘红侠
《计算机工程与应用》
CSCD
北大核心
2017
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部