一种用在Σ-Δ ADC中的六阶MASH算法

为了提高SDM ADC的信噪比和降低过采样率,必须采用高阶调制器。通过对单环调制器和MASH调制器性能进行较详细的分析,结合减小芯片面积和器件个数,同时保证较大的动态范围,研究了六阶MASH的不同组合,其中MASH(2-2-2)结构的调制器是最优化的。文章采用单比特量化,利用MATLAB的simulink工具对三级MASH(2-2-2)结构进行了仿真,结果表明该方案提高了系统的整体性能。

一种12bit连续时间Sigma-Delta ADC设计

文中提出一种连续时间sigma-delta模数转换器(ADC)。在sigma-delta调制器的设计中采用低功耗的三阶单环结构,并通过采用NRZ反馈脉冲响应及单bit量化器结构来降低非理想因素对电路的影响。仿真结果表明在25 MHz的采样频率下,可实现200 kHz的信号带宽以及70 dB的信噪比。其采用标准的0.35μmCMOS工艺,在3.3 V的电源电压下功耗仅为7 mW.