X波段平衡式限幅低噪声放大器MMIC

为满足接收机的小型化需求,基于GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款用于8~12 GHz的平衡式限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。将Lange电桥、限幅器、LNA集成在同一衬底上,Lange电桥采用异形设计,芯片比传统尺寸降低30%以上;限幅器级间采用电感匹配结构,提升MMIC的工作带宽;LNA采用并联负反馈、源极电感负反馈以及电流复用拓扑结构,实现超低功耗和良好的稳定性。芯片采用整体最优化设计,在片测试结果表明,在工作频带内,限幅LNA MMIC芯片的增益为(25±0.2)dB(去除1 dB斜率),噪声系数小于1.6 dB,总功耗小于100 mW,耐功率大于46 dBm,该芯片尺寸为2.8 mm×2.4 mm,充分体现了集成工艺的性能和尺寸优势。

基于70 nm InP HEMT工艺的230~250 GHz低噪声放大器设计

基于70 nm InP HEMT工艺,设计了一款五级共源放大级联结构230~250 GHz低噪声太赫兹单片集成电路(TMIC)。该放大器采用扇形线和微带线构成栅极和源极直流偏置网络,用以隔离射频信号和直流偏置信号;基于噪声匹配技术设计了放大器的第一级和第二级,基于功率匹配技术设计了中间两级,最后一级重点完成输出匹配。在片测试结果表明,230~250 GHz频率范围内,低噪声放大器的小信号增益大于20 dB。采用Y因子法对封装后的低噪声放大器模块完成了噪声测试,频率为243~248 GHz时该MMIC放大器噪声系数优于7.5 dB,与HBT和CMOS工艺相比,基于HEMT工艺的低噪声放大器具有3 dB以上的噪声系数优势。

2~18 GHz GaAs超宽带低噪声放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并制备了一款2~18 GHz的超宽带低噪声放大器(LNA)单片微波集成电路(MMIC)。该款放大器具有两级共源共栅级联结构,通过负反馈实现了超宽带内的增益平坦设计。在共栅晶体管的栅极增加接地电容,提高了放大器的高频输出阻抗,进而拓宽了带宽,提高了高频增益,并降低了噪声。在片测试结果表明,在5 V单电源电压下,在2~18 GHz内该低噪声放大器小信号增益约为26.5 dB,增益平坦度小于±1 dB,1 dB压缩点输出功率大于13.5 dBm,噪声系数小于1.5 dB,输入、输出回波损耗均小于-10 dB,工作电流为100 mA,芯片面积为2 mm×1 mm。该超宽带低噪声放大器可应用于雷达接收机系统中,有利于接收机带宽、噪声系数和体积等的优化。

低功耗单端输入差分输出低噪声放大器

该文设计了应用于无线局域网2.4GHz低噪声放大器(LNA),采用了SMIC0.18μm CMOS工艺技术和单端输入差分输出的电路结构。电路同时采用了双支路的电流复用技术,实现了低功耗、低噪声和高增益的性能;通过在输出级增加一级共栅级放大电路,有效地增加了电路的对称性;共源支路串联电感,解决了差分信号相位偏差问题。仿真结果表明,设计的LNA的噪声系数为1.76dB,增益为20.9dB,在1.8V电源电压下,功耗为8.5mW。

一种宽带CMOS低噪声放大器

基于130 nm CMOS工艺设计了一款宽带低噪声放大器(LNA),适用于Ka波段的5G应用。通过降低输入阻抗与最佳源阻抗的偏差以抑制噪声,该LNA实现了宽带的最佳噪声系数匹配。一方面,该LNA采用由LC串联组合和LC并联组合构成的宽带前端网络,在取得低噪声系数的同时,实现了宽带输入匹配;另一方面,通过体隔离技术和级间电感匹配技术提高了电路增益。同时,通过并联峰值负载技术,提高了LNA的带内增益平坦度。测试结果表明,该LNA的峰值增益为11.2 dB,-3 dB带宽为7.5 GHz(29.1~36.6 GHz)。噪声系数为5.9~6.6 dB,与仿真的最小噪声系数非常接近。输入反射系数(<-10 dB)带宽为6.7 GHz(28.3~35 GHz)。该LNA在1.2 V电源电压下功耗为9 mW,芯片面积为0.54 mm2。

基于Darlington Cascode结构的SiGe异质结双极晶体管UWB低噪声放大器的设计

详细地分析了Cascode结构的线性度和3dB带宽，利用Cascode结构的高线性度和Darlington结构的高增益的优点构成了Darlington—Cascode结构，在此基础上，基于台积电TSMC0．35μm SiGe工艺，设计了一款芯片面积小的满足超宽带（UWB）标准的无电感SiGe异质结双晶体管（HBT）低噪声放大器（LNA）。该放大器利用电阻反馈结构替代了电感-电容（LC）匹配网络结构，实现了输入、输出阻抗匹配，未采用无源电感，节省了芯片面积，芯片面积仅为0．046mm2，并将Darlington—Cascode结构作为LNA的输出级，既提高了增益，又提高了线性度。LNA版图仿真结果表明，在UWB频带范围内，LNA的增益为19．5～20dB，增益平坦度为4-0．25dB；输入、输出匹配良好；线性度为-5- -2dBm；在整个频段内，无条件稳定。

2.4GHz0.25μmCMOS集成低噪声放大器的设计

采用TSMC 0.25mm CMOS工艺,设计了单端和差分两种工作在2.4GHz可应用于蓝牙的全集成低噪声放大器。详述了设计过程并给出了优化仿真结果。经比较得出,差分低噪声放大器为了取得和单端低噪声放大几乎同样的性能,要消耗双倍的功耗和面积,但因其对共模信号干扰的免疫力以及对衬底耦合的抑制作用而越来越受到青睐。

2～4 GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器（MMIC LNA）。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为：工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。

具有平坦增益的3.1～10.6GHz UWB CMOS低噪声放大器设计

提出了一种采用0.18μm CMOS工艺的3.1～10.6GHz超宽带低噪声放大器.电路的设计采用了电流复用技术与阻抗反馈结构,具有低功耗和平坦增益的特性.仿真结果显示,在3.1～10.6GHz频率变化范围内,低噪声放大器达到平均17.5dB的电压增益,输入和输出的回波损耗均低于-8dB,最小噪声系数约为2.8dB,在电源电压为1.5V下功耗约为11.35mW.

Ka波段GaAs MMIC限幅低噪声放大器的设计

采用GaAs pin二极管和低噪声GaAs赝配高电子迁移率晶体管(PHEMT)集成的一片式限幅低噪声放大器(LNA)工艺,设计并制备了一款Ka波段GaAs微波单片集成电路(MMIC)限幅LNA。为了在Ka波段实现大功率和低噪声的目标,采用限幅器和LNA一体化设计的思路,优化了限幅器的电路拓扑和pin二极管的结构。该LNA采用三级级联的电流复用拓扑结构。在片测试结果表明,限幅LNA在32~38 GHz频率范围内,噪声系数小于3. 1 dB,线性增益大于18 dB,芯片静态工作电流为20 m A;在70℃恒温条件下,能够承受脉冲功率为2 W(脉冲宽度4 ms,占空比30%);芯片尺寸为3. 3 mm×2. 0 mm×0. 07 mm。

MMIC MGA-87563在低噪声放大器LNA中的应用

本文介绍了在低噪声放大器LNA中使用的芯片MMIC MGA-87563的特征、电路结构。通过对MMIC MGA-87563噪声指数及增益的分析,来改善LNA的性能。使得在接收端接收到微弱信号时,能不受噪声干扰而进行放大、传送到下一级。这样就提高了信号传输的可靠性。

超宽带SiGe HBT低噪声放大器的设计和分析

设计了一款具有电阻反馈的新型超宽带（UWB）SiGe HBT低噪声放大器（LNA）。因为摒弃了使用占片面积大的电感，所以极大节省了放大器的芯片面积和制作成本。在新型放大器的反馈支路中，使用了复合分布式电阻和隔直流电容，代替了传统的单一电阻。用这种方式设计的LNA，仅通过调整与电容串联的电阻就可以极大地改善放大器的端口匹配，同时不牺牲偏置。最终设计出的LNA版图面积仅为0．144mm^2。仿真实验显示，在3．1—10GHz超宽频带内，新型UWB LNA实现了低于4．5dB的噪声系数、高达20dB的增益（增益平坦度仅为1．032dB），小于1．637的输出端驻波比，大于2．3的稳定因子。此研究成果对设计开发低成本、高性能的单片UWB LNA具有重要指导意义。

5～10GHz MMIC低噪声放大器

采用稳懋公司150 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计了一款5~10 GHz单片微波集成电路(MMIC)低噪声放大器(LNA)。该LNA采用三级级联结构,且每一级采用相同的偏压条件,电路的低频工作端依靠电容反馈,高频工作端依靠电阻反馈调节阻抗匹配,从而实现宽带匹配,芯片面积为2.5 mm×1 mm。测试结果表明,工作频率为5~10 GHz,漏极电压为2.3 V,工作电流为70 m A时,LNA的功率增益达到35 dB,平均噪声温度为82 K,在90%工作频段内输入输出回波损耗优于-15 dB,1 dB压缩点输出功率为10.3 dBm,仿真结果与实验结果具有很好的一致性。

X波段GaN MMIC低噪声放大器设计

采用Si C衬底0.25μm Al Ga N/Ga N高电子迁移率晶体管（HEMT）工艺,研制了一款X波段Ga N单片微波集成电路（MMIC）低噪声放大器（LNA）。放大器采用三级级联拓扑,第一级采用源极电感匹配,在确保良好的输入回波损耗的同时优化放大器噪声系数;第三级采用电阻电容串联负反馈匹配,在尽量降低噪声系数的前提下,保证良好的增益平坦度、输出端口回波损耗以及输出功率。在片测试表明,在10 V漏级电压、-2 V栅极电压偏置下,放大器静态电流为60 m A,8~12 GHz内增益为22.5 d B,增益平坦度为±1.2 d B,输入输出回波损耗均优于-11 d B,噪声系数小于1.55 d B,1 d B增益压缩点输出功率大于11.9 d Bm,其芯片尺寸为2.2 mm×1.1 mm。装配测试表明,噪声系数典型值小于1.6 d B,可承受33 d Bm连续波输入功率。该X波段Ga N低噪声放大器与高功率放大器工艺兼容,可以实现多功能集成,具有广阔的工程应用前景。

一种用于多标准接收机的宽带低噪声放大器

设计了一种应用于软件无线电接收机的300kHz～1.6GHz宽带低噪声放大器,适用于数字广播、数字电视和定位导航等系统。该放大器采用噪声抵消结构以降低输入匹配器件在输出端所产生的热噪声和闪烁噪声,能够同时实现输入阻抗匹配和噪声优化。对采用中芯国际(SMIC)0.18μm RF CMOS工艺实现的芯片的测试结果表明,3dB带宽为300kHz～1.6GHz,最大增益S_(21)为16.7dB,输入反射系数S_(11)小于-7.4dB,最小噪声系数为2.3 dB,输入参考的1dB增益压缩点为-11.6dBm,功耗为14.4mW,芯片面积为0.49mm^2。

一款130～140 GHz MMIC低噪声放大器

基于90 nm栅长的InP高电子迁移率晶体管(HEMT)工艺,研制了一款工作于130~140 GHz的MMIC低噪声放大器(LNA)。该款放大器采用三级级联的双电源拓扑结构,第一级电路在确保较低的输入回波损耗的同时优化了放大器的噪声,后两级则采用最大增益的匹配方式,保证了放大器具有良好的增益平坦度和较小的输出回波损耗。在片测试结果表明,在栅、漏极偏置电压分别为-0.25 V和3 V的工作条件下,该放大器在130~140 GHz工作频带内噪声系数小于6.5 dB,增益为18 dB±1.5 dB,输入电压驻波比小于2∶1,输出电压驻波比小于3∶1。芯片面积为1.70 mm×1.10 mm。该低噪声放大器有望应用于D波段的收发系统中。

基于ADS仿真的宽频带低噪声放大器设计

介绍了一种宽频带、低噪声放大器的设计方法.首先介绍了不对称微带十字型结阻抗匹配的设计方法,与传统单频率点匹配网络相比,具有频带宽和结构紧凑的优点.接着设计了一个单级Ku波段低噪声放大器,利用不对称微带十字型结分别对输入、输出电路进行阻抗匹配,再通过电磁仿真软件ADS仿真、优化.仿真结果显示,该放大器在8～14 GHz的频带范围内满足噪声系数、增益和驻波比的要求.

带ESD保护的2.4GHz低噪声放大器的分析与设计

分析了静电放电(ESD)保护对源极电感负反馈低噪声放大器(LNA)的输入阻抗匹配和噪声匹配的影响。给出了带ESD保护的低噪声放大器在功耗限定的条件下同时满足功率匹配和噪声匹配的优化方法,基于该方法,采用0.18μm RF CMOS工艺设计了应用于无线传感网(WSN)的2.4GHz低噪声放大器。测试结果表明,低噪声放大器噪声系数(NF)为1.69dB,增益为15.2 dB,输入1 dB压缩点和输入三阶截点(IIP3)分别为-8dBm和1dBm,在1.8V电源电压下消耗电流3.1mA。

5~13GHz GaAs限幅低噪声放大器MMIC

基于0.15μm GaAs pin二极管和GaAs PHEMT工艺,设计并实现了一款5~13 GHz限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。该MMIC中限幅器采用三级反向并联二极管结构,优化了插入损耗和耐功率性能;LNA采用两级级联设计,利用负反馈和源电感匹配,在宽带下实现平坦的增益和较小的噪声;限幅器和LNA进行一体化设计,实现了宽带耐功率和低噪声目标。测试结果表明,在5~13 GHz内,该MMIC的小信号增益大于20 dB,噪声系数小于1.8 dB,耐功率大于46 dBm(2 ms脉宽,30%占空比),总功耗小于190 mW,芯片尺寸为3.3 mm×1.2 mm。限幅LNA MMIC芯片的尺寸较小,降低了组件成本,同时降低了组件装配难度,提高通道之间的一致性。

一款毫米波超宽带GaN MMIC低噪声放大器

基于0.15μm GaN HEMT工艺,设计并实现了一款超宽带毫米波GaN低噪声放大器(LNA)微波单片集成电路(MMIC)。该放大器采用4级级联结构,其输入和输出端均采用5阶匹配网络,提高了放大器的匹配带宽;由微带线、短截线和电容组成的无电阻输入匹配网络减小了输入热噪声,优化了电路的噪声系数;在级间匹配网络中引入电阻元件,通过降低Q值扩展电路工作带宽。采用SiC衬底0.15μm AlGaN/GaN HEMT工艺进行流片,在片测试结果表明,在频率14~34 GHz时,该LNA的增益为(18±1)dB、噪声系数小于4.5 dB,在频率为39 GHz时1 dB压缩点输出功率为19 dBm,最大输入承受功率为30 dBm,相对工作带宽大于100%。研制的MMIC LNA面积为1.71 mm^2,功耗为1.05 W。