舰船航海状态自动记录系统的研究

本文主要讨论了舰船航海状态自动记录系统的总体结构。提出了运用功能分散的集中管理型多微处理器系统实现这一结构的方法，并且详细论述了其中使用单端口存储器构成大容量双端口存储器的技术。

(2,1,7)维特比译码器结构优化设计与实现

对于维特比译码器设计与实现时速度的制约问题,通过优化加、比、选各单元模块结构,采用模归一化路径度量值和全并行的ACS结构,简化了ACS硬件实现的复杂度并极大地提高了运算速度,为了提高数据吞吐率,幸存路径存储与回溯单元使用4块SRAM优化数据的存储、回溯和译码。利用TSMC0.18逻辑工艺,实现了一种回溯度为64、3bit软判决的(2,1,7)维特比译码器,在1.98V,125℃操作环境下,使用DesignCompiler逻辑综合后静态时序分析,显示数据最大吞吐率为215Mb/s,Astro自动布局布线后的译码器芯片内核面积为1.56mm2,功耗约为103mW。