SiC MOSFET的质子单粒子效应

SiC金属氧化物半导体场效应晶体管(MOSFET)在深空探测领域具有广阔的应用前景,但空间质子引发的单粒子效应(SEE)对航天器稳定运行造成了严重威胁。对平面栅结构与非对称沟槽栅结构的SiC MOSFET进行了能量为70、100与200 MeV的质子辐照实验。实验结果表明,两种SiC MOSFET的单粒子烧毁(SEB)阈值电压均大于额定漏源电压的75%;SEB阈值电压随质子能量升高而降低。对两种器件进行辐照后栅应力测试发现,两种结构的器件由于沟道不同而对栅应力的响应存在差异;不同的质子能量会在栅极引入不同程度的辐射损伤,低能质子更容易在栅氧化层发生碰撞而引入氧化物潜在损伤。该研究可为揭示SiC MOSFET质子SEE机理和评估抗辐射能力提供参考。

双沟槽SiC金属-氧化物-半导体型场效应管重离子单粒子效应

本文针对第四代双沟槽型碳化硅场效应晶体管升展了不同源漏偏置电压下208 MeV锗离子辐照实验,分析了器件产生单粒子效应的物理机制.实验结果表明,辐照过程中随着初始偏置电压的增大,器件漏极电流增长更明显;在偏置电压为400 V时,重离子注量达到9×10^(4)ion/cm^(2),器件发生单粒子烧毁,在偏置电压为500 V时,重离子注量达到3×10^(4)ion/cm^(2),器件发生单粒子烧毁,单粒子烧毁阈值电压在器件额定工作电压的34%(400 V)以下.对辐照后器件进行栅特性测试,辐照过程中偏置电压为100 V的器件泄漏电流无明显变化;200 V和300 V时,器件的栅极泄漏电流和漏极泄漏电流都增大.结合TCAD仿真模拟进一步分析器件单粒子效应微观机制,结果表明在低偏压下,泄漏电流增大是因为电场集中在栅氧化层的拐角处,导致了氧化层的损伤;在高偏压下,辐照过程中N-外延层和N+衬底交界处发生的电场强度增大,引起显著的碰撞电离,由碰撞电离产生的局域大电流密度导致晶格温度超过碳化硅的熔点,最终引起单粒子烧毁.

栅场板型Ga_(2)O_(3)MOSFET器件单粒子烧毁仿真研究

设计了1种抗单粒子烧毁(single event burnout,SEB)效应能力较强的栅场板型结构Ga_(2)O_(3)MOSFET器件,并与平面型结构进行了对比,采用基于计算机辅助设计(technology computer aided design,TCAD)的商用半导体器件仿真模拟软件研究了2款器件发生SEB前后内部载流子浓度、电流密度等电学参数分布特性,深入研究了Ga_(2)O_(3)MOSFET器件发生SEB的机理及引入栅场板结构后SEB阈值电压增大的原因。在此基础上,对器件的结构进行优化,获得了抗SEB性能较好的结构参数。研究结果表明:2款Ga_(2)O_(3)MOSFET器件发生SEB的机理都是由于其内部难以实现p型掺杂,主要是电子导电,当器件处于关断状态时,栅极下方会形成耗尽区,而重离子入射碰撞离化产生的电子在耗尽区的积累会对衬底层中电子通道的开启具有显著影响。当器件发生SEB时,源极的电子会通过V型的电子通道流向漏极,使得器件发生短路,产生大电流并烧毁;与平面型Ga_(2)O_(3)MOSFET器件相比,引入栅场板结构的器件在沟道区域的峰值电场强度由2.9 MV·cm^(-1)降低至1.7 MV·cm^(-1),从而降低了重离子入射器件后,碰撞离化产生载流子的速率,另一方面,引入栅场板结构也扩大了耗尽区的范围,使得栅极的控制能力增强,将器件发生SEB的阈值电压从110 V提升至340 V;最后通过仿真优化SiO_(2)钝化层的厚度以及栅场板的长度,得到了抗SEB能力更强的器件结构参数,进一步将器件SEB阈值电压提升至380 V。

功率MOSFET抗单粒子加固技术研究

针对功率MOSFET的单粒子效应(SEE)开展了工艺加固技术研究,在单粒子烧毁(SEB)加固方面采用优化的体区掺杂工艺,有效降低了寄生双极晶体管(BJT)增益,抑制了单粒子辐照下的电流正反馈机制。在单粒子栅穿(SEGR)加固方面,通过形成缓变掺杂的外延缓冲层来降低纵向电场梯度,减弱了非平衡载流子在栅敏感区的累积,并开发了台阶栅介质结构提升栅敏感区的临界场强。实验结果表明,经过加固的功率MOSFET在满额漏源工作电压和15 V栅源负偏电压的偏置条件下,单粒子烧毁和栅穿LET值大于75 MeV·cm^(2)/mg。在相同辐照条件下,加固器件的栅源负偏电压达到15~17 V,较加固前的7~10 V有显著提升。

重离子微束单粒子翻转与单粒子烧毁效应数值模拟

用束径0 4μm的微束重离子数值模拟了单粒子翻转SEU和单粒子烧毁效应SEB.单粒子翻转给出了不同离子注入后漏区的电压(电流)随时间变化规律;计算了CMOSSRAM电路的单粒子翻转;给出了收集电荷随LET值的变化曲线并给出了某一结构器件的临界电荷;VDMOS器件单粒子烧毁给出了不同时刻沿离子径迹场强、电位线、电流和碰撞离化率的变化.

功率MOS器件单粒子烧毁效应的PSPICE模拟

建立了功率ＭＯＳ器件单粒子烧毁效应的等效电路模型和相应的参数提取方法， 对功率ＭＯＳ器件的输出特性和单粒子烧毁效应的机理进行了分析和ＰＳＰＩＣＥ模拟，模拟结果与文献中提供的数据相符合，表明所建立的器件模型和模拟方法是可靠的。

基于实验与仿真的SiC JFET单粒子效应研究

我国航天事业发展迅速,大型空间平台的建设以及高性能电推进系统的应用对功率半导体器件的性能提出了越来越高的要求。SiC高压功率器件抗辐射研究亟待突破。对SiC JFET器件施加不同的偏置电压,进行重离子辐照实验,实验表明,SiC JFET器件存在与SiC MOSFET类似的单粒子漏电退化与单粒子烧毁2种失效模式,漏电退化程度与漏极偏置电压、重离子注量呈正相关。通过Sentaurus TCAD仿真研究,单粒子辐照之后分为2个阶段,第1阶段P^(+)栅极区与N-漂移区的PN结局部温度达到2500 K,热应力可能是造成漏电退化的原因;第2阶段N^(+)衬底和N-漂移区结处局部温度持续上升,超过SiC材料的升华温度,导致SiC JFET器件烧毁。该研究为SiC JFET器件的抗辐射加固与空间应用提供了一定的参考与支撑。

4H-SiC和6H-SiC功率VDMOSFET的单粒子烧毁效应

对基于4H-SiC和6H-SiC的垂直双扩散MOSFET(VDMOSFET)的单粒子烧毁(SEB)效应进行了对比研究。建立了器件的二维仿真结构,对不同SiC材料构成的器件物理模型及其材料参数进行了修正。利用Silvaco TCAD软件进行了二维器件的特性仿真,得到了两器件SEB效应发生前后的漏极电流曲线和电场分布图。研究结果表明,4H-SiC和6H-SiC VDMOSFET的SEB阈值电压分别为335 V和270 V,发生SEB效应时的最大电场强度分别为2.5 MV/cm和2.2 MV/cm,4H-SiC材料在抗SEB效应方面比6H-SiC材料更有优势。所得结果可为抗辐射功率器件的设计及应用提供参考。

SOI高压LDMOS单粒子烧毁效应机理及脉冲激光模拟研究

SOI (Silicon-On-Insulator)高压LDMOS (Lateral Double Diffusion Metal Oxide Semiconductor)作为高压集成电路的核心器件,广泛应用于模拟开关、栅驱动及电源管理电路中。通过TCAD仿真软件,开展SOI高压LDMOS器件的单粒子敏感点及器件烧毁机理研究。器件在重离子的影响下产生大量的离化电荷,并在电场作用下发生漂移运动,从而诱发寄生三极管开启,导致器件发生单粒子烧毁(Single Event Burnout,SEB)效应而失效。采取脉冲激光对SOI高压LDMOS器件的单粒子敏感点进行辐射试验,试验结果表明脉冲激光能量为2 n J时,SOI高压LDMOS器件未发生SEB效应,验证了脉冲激光模拟试验评估SOI LDMOS器件抗SEB能力的可行性。

埋栅型SIT和VDMOS的单粒子烧毁效应对比研究

对埋栅型静电感应晶体管(SIT)和垂直双扩散MOSFET(VDMOS)的抗单粒子烧毁(SEB)能力进行了仿真对比研究。利用Medici软件,仿真得到两种器件发生SEB效应前后的漏极电流响应和发生单粒子烧毁效应的临界漏极偏压。仿真结果表明,SIT与VDMOS两种器件常态击穿分别为580 V和660 V,在栅极关断电压为-10 V下,SIT的单粒子烧毁效应临界漏极电压为440 V,远高于VDMOS关断时230 V的临界漏极电压;SIT发生SEB效应时的漏极电流数量级为10^-3A/μm,而VDMOS发生SEB效应时的漏极电流数量级为10^-4A/μm,SIT在抗SEB效应方面比VDMOS具有更大的优势。同类研究少见文献报道。对埋栅SIT样品进行了试制,样品击穿电压为530 V。

空间用GaN功率器件单粒子烧毁效应激光定量模拟技术研究

利用飞秒脉冲激光对氮化镓(GaN)功率器件进行单粒子烧毁效应定量评估技术研究,针对器件结构建立脉冲激光有效能量传输模型,理论计算了激光有效能量与重离子线性能量传输(LET)的等效关系并开展了试验验证.考虑器件材料反射率与吸收系数对激光的影响,针对介质层界面间的激光多次反射进行参数修正,减小有源区有效能量计算误差.选择一款氮化镓高电子迁移率晶体管(GaN HEMT)与一款肖特基势垒二极管(SBD)功率器件作为典型案例,分别开展飞秒脉冲激光正面与背部辐照试验,计算诱发单粒子烧毁的有效能量,并得到不同入射激光波长的烧毁等效LET阈值,对比了模型理论计算值与实际测量值.同时,研究结果对材料参数未知的GaN功率器件,提供了正面与背部辐照模型的激光试验波长选择参考.该工作将为激光定量评估空间用GaN等宽禁带半导体器件的单粒子烧毁效应机理研究及加固设计与验证提供技术支撑.

SiC器件单粒子效应敏感性分析

新一代航天器需要使用耐高压、功率损耗低的第3代半导体SiC器件,为了给器件选用和抗辐射设计提供依据,以SiCMOSFET和SiC二极管为对象,进行单粒子效应敏感性分析。重离子试验发现,在较低电压下,重离子会在SiC器件内部产生永久损伤,引起漏电流增加,甚至单粒子烧毁。SiCMOSFET和SiC二极管试验结果类似。试验结果表明SiC器件抗单粒子能力弱,与器件类型关系不大,与SiC材料有关。为了满足空间应用需求,有必要进一步开展SiC器件辐射效应机理、试验方法和器件加固技术等研究。

功率VDMOSFET单粒子效应研究

阐述了空间辐射环境下n沟功率VDMOSFET发生单粒子栅穿(SEGR)和单粒子烧毁(SEB)的物理机理。研究了多层缓冲局部屏蔽抗单粒子辐射的功率VDMOSFET新结构及相应硅栅制作新工艺。通过对所研制的漏源击穿电压分别为65V和112V两种n沟功率VDMOS-FET器件样品进行锎源252Cf单粒子模拟辐射实验,研究了新技术VDMOSFET的单粒子辐射敏感性。实验结果表明,两种器件样品在锎源单粒子模拟辐射实验中的漏源安全电压分别达到61V和110V,验证了新结构和新工艺在提高功率VDMOSFET抗单粒子效应方面的有效性。

MOSFET单粒子烧毁引起的DC/DC电源变换器功能失效试验研究

文章利用回旋加速器产生的Kr离子,对双路输出的DC/DC电源变换器开展了单粒子效应试验研究,分析了在空载和加载两种偏置条件下的试验结果,指出内部功率MOSFETs器件的漏-源端电压在单粒子辐照条件下超出了器件的击穿电压是导致DC/DC电源变换器单粒子功能失效的直接原因,最后给出了航天器电源系统抗辐射设计和功率MOSFETs器件选用建议。

功率MOSFET单粒子烧毁测试技术研究

总结了2种单粒子烧毁测试方法。在非破坏性测试原理基础上,研制成功针对星用功率MOSFET的单粒子烧毁动态测试系统。系统在锎源单粒子效应实验装置调试通过。利用该系统,在HI 13串列加速器上初步完成了星用MOSFET单粒子烧毁验证实验。

SiC结势垒肖特基二极管的重离子单粒子效应

在100～600V偏压下,对600,1 200,3 300V的SiC结势垒肖特基二极管用加速器产生的氙(Xe)和钽(Ta)重离子进行了辐照实验。结果表明,器件漏电流随入射离子LET、注量及偏压的增加而增大,甚至出现了短路失效。分析认为,肖特基结局部被重离子破坏,形成漏电通路,造成SiC二极管漏电流增大,直至发生单粒子烧毁。

基于锎源的N沟道VDMOS器件单粒子效应研究

分析了N沟道VDMOS器件的单粒子辐射损伤机理和损伤模式,讨论了VDMOS器件的单粒子辐射加固措施。使用锎源,对采取了加固措施的一款200V高压N沟道VDMOS器件进行单粒子效应试验研究。对比分析了不同漏源电压和栅源电压以及不同真空度对VDMOS单粒子效应的影响,可为VDMOS器件的单粒子辐射加固、试验验证及应用提供参考。

氮化镓基高电子迁移率晶体管单粒子和总剂量效应的实验研究

利用重离子加速器和^(60)Co γ射线实验装置,开展了p型栅和共栅共源级联结构增强型氮化镓基高电子迁移率晶体管的单粒子效应和总剂量效应实验研究,给出了氮化镓器件单粒子效应安全工作区域、总剂量效应敏感参数以及辐射响应规律.实验发现, p型栅结构氮化镓器件具有较好的抗单粒子和总剂量辐射能力,其单粒子烧毁阈值大于37 MeV·cm^(2)/mg,抗总剂量效应水平高于1 Mrad (Si),而共栅共源级联结构氮化镓器件则对单粒子和总剂量辐照均很敏感,在线性能量传输值为22 MeV·cm^(2)/mg的重离子和累积总剂量为200 krad (Si)辐照时,器件的性能和功能出现异常.利用金相显微镜成像技术和聚焦离子束扫描技术分析氮化镓器件内部电路结构,揭示了共栅共源级联结构氮化镓器件发生单粒子烧毁现象和对总剂量效应敏感的原因.结果表明,单粒子效应诱发内部耗尽型氮化镓器件的栅肖特基势垒发生电子隧穿可能是共栅共源级联结构氮化镓器件发生源漏大电流的内在机制.同时发现,金属氧化物半导体场效应晶体管是导致共栅共源级联结构氮化镓器件对总剂量效应敏感的可能原因.

SiC MOSFET器件单粒子烧毁仿真分析

应用于航天器的宽禁带半导体功率器件会受到空间带电粒子的影响而存在单粒子烧毁(SEB)风险。为研究单粒子烧毁的机理及防护措施,文章利用半导体工艺器件仿真(TCAD)对SiC MOSFET器件进行了SEB仿真分析,发现粒子入射最敏感位置时器件发生SEB的阈值电压在500 V。同时,通过仿真获得器件微观电参数分布特性,分析认为器件发生SEB的机理是寄生晶体管的正反馈作用导致缓冲层和基区的电场强度(5.4 MV/cm和4.2 MV/cm)超过SiC材料击穿场强(3 MV/cm)。此外,针对仿真揭示的器件SEB薄弱区域,提出将P+源区的深度向下延伸至Pbase基区底部的工艺加固思路,并通过仿真验证表明该措施使器件发生SEB的阈值电压提高到近550 V。以上模拟结果可为该类器件的抗SEB设计提供技术支持。

一种提升抗单粒子能力的新型超结结构

为了提升超结器件在空间辐照环境下的可靠性,针对额定电压为700 V的超结器件提出了一种新型结构.加固的结构在标准SJVDMOS平面栅的基础上刻蚀掉部分栅极,同时引入了一个肖特基接触来提升器件的抗单粒子能力.2D synopsyssentaurus TCAD对器件进行了仿真建模,并通过单粒子的瞬态仿真来评估器件的SEE性能,仿真结果表明加固之后的器件在单粒子效应下的整体安全工作区大幅增加,器件抗单粒子烧毁和抗单粒子栅穿的能力都明显提升,同时新型结构的电学性能也维持了良好的水平.