Apex新型DVD录像机采用LSI单芯片处理器

LSI逻辑公司日前宣布:其DiMeNsin 8600(DMN-8600)DVD录像机处理器被用于DVD供应商Apex生产的首批DVD录像机中。Apex公司的DVD录像机,包括DRX-9000在内,将于今年夏天在各大零售点面市。Apex的DRX-9000以逐行扫描为特色,以高质量、长时间播放(用于额外储存容量)的强化刻录功能。

单芯片多处理器的性能优势

本文以一个面积为 30 0 mm2左右的芯片设计为目标 ,描述了三种不同的芯片结构 :一种超标量结构 ,两种单芯片多处理器结构。模拟结果表明 ,由于超标量技术本身的局限性 ,单芯片多处理器结构相对于超标量结构具有明显的性能优势 ,对并行性的开发更加有效。

三维单芯片多处理器温度特性

给出热阻矩阵的表达式,研究三维单芯片多处理器(3D CMP,three-dimensional chip-multiprocessor)的温度特性,通过Matlab分析热容、热阻和功耗对温度的影响.结果表明:减小热阻和功耗可以有效约束3D CMP的稳态温度;热容增大可以导致3D CMP温度上升时间变长,但不影响其最终稳态温度.

单芯片多处理器

随着半导体工艺技术的飞速发展，单芯片多处理器（ＳＣＭＰ）结构将是一条提高处理器性能的有效途径。在总结单芯片多处理研究现状的基础上，重点论述了单芯片多处理器的未来研究方向。

单芯片多处理器系统任务并行处理设计

根据单芯片多处理器的基本架构,围绕如何提高单芯片多处理器的性能,提出一种基于任务库的任务并行处理方法,给出了任务加载和调度策略,并用硬件予以实现.以4个基于51体系结构的MCU子处理器为单芯片多处理器架构,进行了任务分配调度实例验证.结果表明,提出的方法切实可行,能够提高单芯片多处理器的并行处理能力和工作效率.

单芯片多处理器结构功耗评估方法研究

单芯片多处理器(CMP)结构已成为提高微处理器性能的重要途径,但国内外针对此结构的功耗评估与优化研究还较少见到,已有的研究多集中在软件级和编译级,目前还没有适用于该结构的功耗评估软件模拟器。为单芯片多处理器结构建立准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构达到减少整体功耗的目的;同时,此功耗评估模型也可作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持。

单芯片多处理器中Cache一致性的分析

单芯片多处理器中,每个处理器都有自己私有的Cache,如何保证多个Cache中数据一致也就成了一个非常重要的问题。本文首先介绍了Cache的工作原理及其读写操作,然后阐述了单芯片多处理器中引起多个Cache中数据不一致的主要原因,最后着重讨论了解决该问题的两种主要方法:监听法和目录法,并对它们进行了分析比较。

基于NUCA结构的同构单芯片多处理器

非一致Cache体系结构(NUCA)几乎已经成为未来片上大容量Cache的发展方向。本文指出同构单芯片多处理器的设计主要有多级Cache设计的数据一致性问题,核间通信问题与外部总线效率问题,我们也说明多处理器设计上的相应解决办法。最后给出单核与双核在性能、功耗的比较,以及双核处理器的布局规划图。利用双核处理器,二级Cache控制器与AXI总线控制器等IP提出一个可供设计AXI总线SoC的非一致Cache体系结构平台。

基于多处理器系统的超级指令任务调用实现

介绍了一种新型的超级指令任务调用方法,该任务调用方法基于单芯片多处理器架构,它由一个主处理器和三个从处理器构成;在该系统中,终端用户无需掌握应用领域中复杂的、底层的专业算法,这些算法可以由底层的算法工程师事先集成在各个从处理器中,而终端用户只需要对主处理器进行编程;当主处理器的应用程序需要调用某个算法程序的时候,只需要发送一条超级指令给相应的从处理器,该算法程序就可以由从处理器独立完成,这种任务调用方法大大简化了多处理器任务调用,提高了整个系统的并行工作能力。

OpenCMP:一个支持事务存储模型的多核处理器模拟器

CPU设计正在由仅开发指令级并行性的单线程单核结构转向利用线程级并行性的多线程多核结构,但至今还没有一个可移植性好并被广泛使用的开源多核处理器模拟器,限制了在这样的结构上开展高质量的研究工作。我们开发了一个多核处理器体系结构模拟器OpenCMP,用于支持当前和未来对多线程多核处理器体系结构关键技术的研究。该模拟器适当地抽象了多核处理器结构,为主流的多核处理器结构研究提供一个可扩展、灵活的模拟工具框架,包括支持对乱序、顺序的处理器核和同时多线程处理器核的模拟,以便对更大的多核设计空间进行比较性研究。本文以支持事务存储模型的多核处理器结构模拟器为例,详细描述了如何通过抽象多核结构和事务存储模型的最基本特性和组成部分,扩展单核处理器模拟器SimpleScalar,设计与实现一个多核处理器模拟器。初步研究表明,与现有的多核处理器模拟器相比,该模拟器能够较好地支持对事务存储模型和基于事务存储模型的多核处理器体系结构的研究。

片内多处理器Cache一致性解决方案

单芯片多处理器(SCMP)系统是当前计算机体系结构研究的热点问题之一。与传统的多处理机系统一样,Cache一致性问题也是片内多处理器系统必须首先解决的问题。本文针对传统的多处理机系统在解决数据一致性问题上所普遍采用的写作废协议的实现方式上所存在的缺陷,提出了一种基于“双环结构”的片内Cache一致性解决方案,并对其实现后的性能进行了测试和评价。

透过专利看微处理器的技术发展(四)——中国专利中的多核技术演进分析

本文在调研大量专利文献的基础上,通过跟踪具体专利对微处理器的多核技术进行了深入分析。确定了多核关键技术的发展历程,揭示了不同时期技术要素的特征,以及技术要素的变化,为新产品开发提供线索。特别以多核的两大关键技术(维持Cache一致性和核间通信技术)为例,具体阐述了同一技术的技术演进过程;同时结合中国多核技术的发展现状,预测了多核的发展趋势。

高密度集成与单芯片多核系统及其研究进展

在体积、重量和功耗有严格约束的情况下,系统小型化遇到多种技术挑战,为了满足高密度计算和小型化的要求,高密度系统集成和单芯片多核处理器至关重要。讨论了高密度集成与单芯片多核处理器技术及其研究进展,其中包括单芯片多核处理器(CMP)、片上网络(NoC)、3D集成电路、高密度封装。提出了CMP的两个发展特征,即小核大数量和层次型簇结构。指出高密度集成设计与高密度封装设计逐渐融合,并为单芯片多核系统的物理实现提供了技术保证,为最终实现高密度计算和小型化系统提供了硬件解决方案。

多核架构下的数据处理算法优化策略综述

多核处理器,尤其是单芯片多处理器(chip multi-processor,CMP)能够提供强大的共享内存的并行资源,然而单核处理器上的程序和算法并不能充分利用多核架构提供的并行计算资源,因此必须针对多核体系架构特点,对算法进行改进优化,提高算法的执行性能。以优化程序局部性、减少cache访问冲突、提高线程并行度、充分利用单指令多数据流(single instruction multipledata,SIMD)并行和带宽优化等几方面为出发点,归纳和分析了多核处理器上数据处理算法的相关优化策略,并对多核算法进行了总结评述。最后阐述了该领域亟待解决的诸多问题,展望了未来的研究发展方向。

基于节点预测的直接Cache一致性协议

处理器性能的提升依赖于对存储系统性能的挖掘．随着片上集成内核数量的不断增大和特征尺寸的持续缩小，延迟、存储可扩展的Cache一致性协议已经成为提升访存效率的关键性因素．文中提出一种基于节点预测的直接Cache一致性协议-NPP协议，研究一致性交互延迟隐藏和目录存储开销减少技术．针对读、写缺失中存在的间接性问题和现有解决方案破坏已有数据局部性、无法获得最近数据副本等问题，分别提出节点挂起技术和直接写缺失处理技术，有效隐藏了目录访问延迟．为了实现准确的节点预测，作者还提出基于“签名”回收的历史信息更新算法，避免了冗余更新和不完整更新．使用SPLASH-2测试程序集，在基于2DMESHNoC互联的64核CMP下，相对于全映射目录协议，NPP协议的平均执行时间降幅为21．78％～31．11％；平均读缺失延迟降低14．22％～18．9％；平均写缺失延迟降低17．89％～21．13％．而获得上述性能提升的代价是网络流量平均增加6．62％～7．28％．

基于多核平台的乐观并行离散事件仿真

计算机处理器的发展已进入多核时代,为并行离散事件仿真的推广提供了良好的契机。分析了离散事件仿真多核并行化的并行编程模型及时间同步问题,采用乐观同步协议设计实现了一个基于多核平台的并行离散事件仿真引擎。在具有8个执行核的惠普多核服务器上,使用Phold模型系统地测试了并行仿真引擎的各项开销以及事件粒度、进程数目、前瞻量、事件的本地性对仿真性能的影响。实验结果表明,对于事件粒度较大的仿真应用,基于多核平台的乐观并行离散事件仿真能获得良好的加速比。

共享多端口数据Cache结构:SMPDCA

随着半导体工艺技术的飞速发展 ,单芯片多处理器 (Single- Chip Multiprocessor,SCMP)结构将是一条提高处理器性能的有效途径 .该文在分析 SCMP结构的特点的基础上 ,提出了 SCMP的一种结构实现 :共享多端口数据 Cache结构 (Shared Multi- Ported Data Cache Architecture,SMPDCA) .SMPDCA结构具有三个突出的优点 :最小的通信延迟、没有 Cache一致性维护开销和数据 Cache命中率提高 .模拟结果表明 ,与数据 Cache私有的结构相比 ,SMPDCA结构的突出优点使得应用程序的性能得到了明显的提高 ,特别是对于改善处理器之间的通信与交互比较多的应用程序的性能具有最为明显的效果 .

同构与异构片上多核系统的演进过程

系统级芯片是高端电子系统的核心,而片上多核系统是近年来系统级芯片的主要实现形式。近十年来,片上多核系统一直是数字集成电路领域的热点,经过众多研究者的不断努力诞生了大量很有意义的研究成果。但由于片上多核系统的研究者背景和应用领域不同导致发展演进过程较为复杂而难以理解。为减少这一问题的影响,总结了片上多核系统的演进历史与现状,并对片上多核系统未来的发展提出了一些看法。