期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
单芯片集成加速度计陀螺的研究 被引量:1
1
作者 刘俊 石云波 张文栋 《测试技术学报》 2003年第2期156-160,共5页
讨论单片集成加速度计陀螺的结构及其工作原理 ,并对单结构加速度计陀螺的加速度信号和陀螺信号的分离进行了阐述 .在以往的微型惯性测量组合中 ,加速度计和陀螺是分离的 ,这样将产生较大的轴间耦合误差 .设计了双质量块振动系统 ,利用... 讨论单片集成加速度计陀螺的结构及其工作原理 ,并对单结构加速度计陀螺的加速度信号和陀螺信号的分离进行了阐述 .在以往的微型惯性测量组合中 ,加速度计和陀螺是分离的 ,这样将产生较大的轴间耦合误差 .设计了双质量块振动系统 ,利用一个敏感头同时测量加速度和陀螺信号 . 展开更多
关键词 单芯片集成 加速度计 陀螺仪 静电驱动 角速度 加速度 信号检测
下载PDF
单芯片三维集成工艺的设计研究
2
作者 张永超 《信息通信》 2019年第5期100-101,共2页
随着电子信息系统对体积、功耗、带宽等的要求越来越高,集成电路的集成度需不断提高,且芯片自身的损耗应越小越好。采用常规的单芯片三维集成工艺实现集成电路,能在有效提高芯片集成度的同时显著降低芯片的静态和动态损耗。文章将采用... 随着电子信息系统对体积、功耗、带宽等的要求越来越高,集成电路的集成度需不断提高,且芯片自身的损耗应越小越好。采用常规的单芯片三维集成工艺实现集成电路,能在有效提高芯片集成度的同时显著降低芯片的静态和动态损耗。文章将采用多次外延技术,以单芯片三维集成电路为主要研究目标,以器件结构设计和工艺设计为主要研究内容,展开对单芯片三维集成技术的研究。本文研究的重点是通过多次外延技术在单颗芯片中实现三维集成。基于此,本文对单芯片三维集成工艺的设计研究,旨在推动单芯片三维集成技术和绿色电子技术的发展与进步。 展开更多
关键词 外延 单芯片三维集成 集成
下载PDF
集成气象芯片中热应力对压力膜影响的有限元分析 被引量:1
3
作者 姚素瑜 秦明 黄庆安 《传感技术学报》 CAS CSCD 北大核心 2006年第05B期1868-1870,共3页
针对多传感器集成的气象芯片设计中的布局问题,采用有限元方法分析了热风速计工作中产生的热场对气压膜的影响。研究了热应力的分布情况,通过增加表面热阻结构设计,研究了热应力减小的方法.研究结果表明通过进一步优化设计可以减小热应... 针对多传感器集成的气象芯片设计中的布局问题,采用有限元方法分析了热风速计工作中产生的热场对气压膜的影响。研究了热应力的分布情况,通过增加表面热阻结构设计,研究了热应力减小的方法.研究结果表明通过进一步优化设计可以减小热应力对压力敏感膜的影响. 展开更多
关键词 多传感器 单芯片集成 热应力 压力传感器
下载PDF
微测辐射热计阵列读出电路的单片集成设计
4
作者 薛培帆 王维敏 仲顺安 《半导体光电》 CAS 北大核心 2015年第3期365-368,共4页
微测辐射热计阵列读出电路的单芯片集成,有利于红外焦平面阵列的智能化和红外成像系统的便携化发展。提出了一种非致冷红外焦平面阵列读出电路,基于SMIC 0.18μm CMOS工艺,采用CTIA型单元读出电路结构,实现了偏置模块、驱动信号源模块... 微测辐射热计阵列读出电路的单芯片集成,有利于红外焦平面阵列的智能化和红外成像系统的便携化发展。提出了一种非致冷红外焦平面阵列读出电路,基于SMIC 0.18μm CMOS工艺,采用CTIA型单元读出电路结构,实现了偏置模块、驱动信号源模块、电流积分模块、相关双采样模块(CDS)和缓冲输出模块的单芯片集成,成功制造了1×8读出电路原型。仿真结果表明,设计的读出电路的线性度大于99%,功耗小于5mW,适合于大面阵移植。 展开更多
关键词 微测辐射热计 红外焦平面 读出电路 CTIA 单芯片集成
下载PDF
可定制的便携式集成产品即将面世
5
作者 Gene A.Frantz 代永平 《现代显示》 2005年第4期22-24,29,共4页
SoC技术将彻底改变便携式产品的设计方案。甚至随着便携产品功能越来越多样化,显示器及其界面接口设计也将更多有赖于SoC的集成容量。
关键词 便携式产品 芯片上系统 单芯片集成
下载PDF
基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现 被引量:2
6
作者 黄继业 谢辉 董哲康 《实验室研究与探索》 CAS 北大核心 2022年第8期14-18,76,共6页
为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流... 为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。 展开更多
关键词 通信测试 单芯片集成多处理器片上系统 第五代移动通信技术 宽带收发器 软件无线电实验平台
下载PDF
弹载雷达信号处理SoC的设计与实现 被引量:1
7
作者 闵俊红 苏涛 郝珊珊 《空军预警学院学报》 2013年第1期1-5,10,共6页
为满足系统实时性要求,给出了一种弹载雷达信号处理系统的可编程SoC设计方案.它以SoC技术为基础,将雷达信号处理所需的专用功能模块尽可能地集成到一块芯片中,提高了芯片的通用性.将A/D采样、数字下变频、脉冲压缩、动目标检测、求模和... 为满足系统实时性要求,给出了一种弹载雷达信号处理系统的可编程SoC设计方案.它以SoC技术为基础,将雷达信号处理所需的专用功能模块尽可能地集成到一块芯片中,提高了芯片的通用性.将A/D采样、数字下变频、脉冲压缩、动目标检测、求模和恒虚警等功能模块集成到一片内嵌CPU硬核的FPGA芯片上进行测试验证,同时通过性能改善策略,提高了片上系统性能,满足了信号处理实时性要求.测试分析表明:该芯片具有快速的处理能力、较大的数据存储容量以及功耗较小的优点,且芯片中各模块间具有很高的通信速度. 展开更多
关键词 弹载雷达 可编程SOC 实时信号处理 FPGA 单芯片集成
下载PDF
基于动态故障检测的铁路信号发码器及其ASIC实现 被引量:2
8
作者 魏敏 《微电子学与计算机》 CSCD 北大核心 2003年第10期1-3,共3页
故障安全系统中的大部分设计是为了检测和发现故障,引导系统输出安全信息。在铁路信号发码器中采用了一种动态故障检测技术,它是一种针对硬件功能模块的故障检测方法,通过动态地向硬件功能模块加载已知输入数据,检查其是否在预期时刻输... 故障安全系统中的大部分设计是为了检测和发现故障,引导系统输出安全信息。在铁路信号发码器中采用了一种动态故障检测技术,它是一种针对硬件功能模块的故障检测方法,通过动态地向硬件功能模块加载已知输入数据,检查其是否在预期时刻输出预期数据,从而判断硬件功能模块本身是否工作正常。文章介绍了这种技术的模型,分析了它的性能,并描述了基于这种技术的铁路信号发码器的单片ASIC实现。 展开更多
关键词 铁路信号发码器 ASIC 专用集成电路 单芯片集成系统 动态故障检测
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部