非迭代查找表预失真新方法

提出一种新的非迭代查找表预失真方法,该方法采用改进型的查找表预失真器,根据输入的同相和正交(IQ)信号及查找表的值,经过乘加运算后就可直接得到预失真处理后的IQ两路输出,避免了坐标转换所带来的附加计算,使预失真器的结构更简单,计算量更低,并结合单路反馈技术,降低了预失真系统硬件成本。仿真结果证明:该方法是正确的,能很好的抑制带内和带外失真,达到了比较好的预失真线性化效果。

极点配置法确定超混沌系统同步与控制的条件

利用控制理论中的极点配置方法 ,解析分析了离散超混沌系统同步与控制的条件 .其同步与控制方案均采用单路组合信号反馈的形式 .研究对象是离散超混沌系统 .通过数值计算方法验证解析分析的结果 。

改进的多路基-2^4 FFT处理器设计

给出一种改进的基-24频域抽取FFT算法,基于该算法和SDF结构,提出改进的多路基-24 FFT处理器结构,通过复用常复系数乘法器,减少硬件消耗并维持吞吐率不变。基于改进结构设计2路256点FFT处理器,在SMIC 0.13μm工艺下综合、布局和布线后的版图核心面积为1.12 mm2,最高工作频率为100 MHz。

一种高性能快速傅里叶变换的硬件设计

针对现有架构中复数乘法器普遍存在关键路径较长且硬件效率低下的问题,设计了一种高性能单路延时反馈结构的基22快速傅里叶变换.利用旋转因子乘法中一个乘数为常数的特点,提出用常数乘法器替代传统复数乘法器的方法来实现旋转因子乘法.另外,还提出了一种新型常数乘法器设计方法即系数放大法,通过将旋转因子常系数放大的方法使相应常数乘法器所需的加法器数量减少到最低,减小了硬件资源消耗的同时也进一步缩短了关键路径,提高了硬件效率.文中设计的16点快速傅里叶变换在0.18μm工艺下的最大时钟频率可达710MHz,面积约为0.12mm^2;对比其他构架,在Xilinx Virtex-4上所需slice数量减少8%,单位面积吞吐率约提高了1倍;在Xilinx Virtex-5上所需LUT数量减少44%,单位面积吞吐率约提高了1倍.

一种IEEE802.11n流水线FFT/IFFT的实现

为了解决无线通信系统结构复杂、硬件占用大的问题,设计了一种优化的流水线型FFT/IFFT处理器。该FFT处理器专为IEEE802.11n协议中SISO-OFDM系统设计,根据SISO-OFDM需完成64点、128点快速傅里叶变换(FFT)的特点,FFT处理器选择基2、基4混合算法,单路延迟反馈结构。硬件实现中,采用优化的蝶形运算单元,精简了旋转因子的存储,并设计了动态存取的输出寄存器等,输入输出位宽为10 bit时,在UMC 0.11μm CMOS工艺下将硬件描述优化成逻辑门阵列,面积约为0.3 mm2。与传统的存储器结构FFT相比,大大减少了硬件开销和芯片面积及电路功耗。

基于改进旋转因子的高性能FFT硬件设计

针对FFT硬件实现中旋转因子模块占用资源较多的问题,设计高性能单路延时反馈结构的基22快速傅里叶变换.采用CORDIC与MCM混合的方法设计旋转因子模块,实现了无需常规乘法器的FFT架构,不必占用DSP48E资源.对于旋转角度数量较少的W16旋转因子模块,采用基于三输入加法器的MCM方法设计,将加法器数量降到最低.对于旋转角度数量较多的W64、W256和W1024模块,采用CORDIC方法设计.依据旋转角度的数学规律,设计旋转角度实时生成模块,与传统的CORDIC方法相比,不需要占用ROM资源,避免了复杂的寻址逻辑和时序控制.与其他构架相比,设计的16 bit 64点快速傅里叶变换在Xilinx Virtex-7上将单位slice吞吐率提高了35.20%,256点FFT在Virtex-5上提高了30.37%,1024点FFT在Virtex-7上提高了25.38%.