高速广义多载波解调的低成本硬件优化设计

针对广义多载波解调,设计了一种输出符合多相滤波器串行输入的512点流水线结构逆快速傅里叶变换处理器,从而避免了系统中额外的数据存储,减少了系统总体的硬件开销和运算延时.处理器基本运算单元采用一种输入正序、输出正序的新型基23单路延时本地反馈结构.经过三级基本单元和一级深度为64的缓存后,最终输出为按逆快速傅里叶变换计算结果以因子8抽取的序列.在具体实现中,还提出了一种提取公因值的方法来优化旋转因子的存储.该处理器用FPGA验证,相比传统基23单路延时反馈结构和基8前向反馈结构,存储资源可分别减少30%和67%,并且比单路延时反馈结构输出延时减少约43%.