期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
一种具有快速瞬态响应、小交调影响和纹波的基于次级纹波控制的单电感多输出电路 被引量:1
1
作者 李盼盼 杨淼 +1 位作者 徐申 孙伟锋 《电子器件》 CAS 北大核心 2012年第2期150-157,共8页
提出了一种主回路采用峰值电流型控制、次回路采用纹波控制的新型单电感多输出降压型开关电源的设计。这种设计,使单电感多输出的控制回路变得简单,同时也使瞬态响应速度变快,交调影响和纹波变小。其开关频率为2 MHz,两路输出分别为1.8 ... 提出了一种主回路采用峰值电流型控制、次回路采用纹波控制的新型单电感多输出降压型开关电源的设计。这种设计,使单电感多输出的控制回路变得简单,同时也使瞬态响应速度变快,交调影响和纹波变小。其开关频率为2 MHz,两路输出分别为1.8 V和1.2 V,两路负载范围为0~200 mA,实现了全负载可以正常工作。在考虑了各种寄生参数的后仿真条件下,一路负载为200 mA,一路负载从50 mA变化到200 mA,瞬态响应速度小于3μs,交调影响小于0.05 mV/mA,纹波小于30 mV,峰值效率可以达到91%。该芯片已经在CHART 0.18-μm CMOS工艺上设计实现,正在流片验证。 展开更多
关键词 感多输出 纹波控制 快速瞬态响应 小纹波 弱交调影响
下载PDF
基于量子遗传算法的XOR/AND电路功耗和面积优化 被引量:1
2
作者 汪鹏君 吴文晋 +2 位作者 张小颖 王伶俐 陈耀武 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2009年第11期1982-1987,共6页
通过研究量子遗传算法、XOR/AND逻辑展开式及其对应电路的功耗和面积关系,提出一种基于量子遗传算法的单输出XOR/AND电路功耗和面积同时优化的算法.从量子比特、量子叠加态的概念出发,结合XOR/AND电路的功耗估计模型,以XOR/AND门电路数... 通过研究量子遗传算法、XOR/AND逻辑展开式及其对应电路的功耗和面积关系,提出一种基于量子遗传算法的单输出XOR/AND电路功耗和面积同时优化的算法.从量子比特、量子叠加态的概念出发,结合XOR/AND电路的功耗估计模型,以XOR/AND门电路数衡量电路面积,利用染色体编码、适应度函数构造和量子旋转门调整等方法,有效实现了功耗和面积的折中.将提出算法与遍历算法和整体退火遗传算法进行比较,结果表明该算法高效、稳定、收敛速度快.对较大规模电路的测试结果表明,该算法的优化结果与极性为零时的XOR/AND电路相比,功耗和面积平均节省了81.7%和54.7%. 展开更多
关键词 量子遗传算法 XOR/AND 逻辑展开式 单输出电路 功耗和面积优化
下载PDF
GHz band frequency hopping PLL-based frequency synthesizers
3
作者 XU Yong WANG Zhi-gong +2 位作者 GUAN Yu XU Zhi-jun QIAO Lu-feng 《Optoelectronics Letters》 EI 2005年第3期179-181,共3页
In this paper we describe a full-integrated circuit containing all building blocks of a completed PLL-based synthesizer except for low pass filter(LPF). The frequency synthesizer is designed for a frequency hopping ... In this paper we describe a full-integrated circuit containing all building blocks of a completed PLL-based synthesizer except for low pass filter(LPF). The frequency synthesizer is designed for a frequency hopping (FH) transceiver operating up to 1.5 GHz as a local oscillator. The architecture of Voltage Controlled Oscillator (VCO) is optimized to get better performance, and a phase noise of -111.85-dBc/Hz @ 1 MHz and a tuning range of 250 MHz are gained at a centre frequency of 1.35 GHz. A novel Dual-Modulus Prescaler(DMP) is designed to achieve a very low jitter and a lower power. The settling time of PLL is 80 μs while the reference frequency is 400 KHz.This monolithic frequency synthesizer is to integrate all main building blocks of PLL except for the low pass filter, with a maximum VCO output frequency of 1.5 GHz, and is fabricated with a 0.18 μm mixed signal CMOS process. Low power dissipation, low phase noise, large tuning range and fast settling time are gained in this design. 展开更多
关键词 频率合成器 同步逻辑 输出频率 相位噪音
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部