基于AXI4的卫星接收机DDR3多端口存储的设计

针对卫星图像实时接收与处理系统提出的实际应用需求，采用Xilinx Virtex 6系列FPGA为平台设计了一种基于AXI4总线结构的多端口DDR3 SDRAM存储控制器。允许多模块实时对单一DDR3存储器进行访问，满足现有系统中不同模块需同时缓存各阶段卫星图像的需求。实际功能验证和ChipScope采样读写信号证明了系统的可行性与可靠性，计算得出最大传输带宽达6.0 Gbit/s、最高带宽利用率在70%～93%之间。应用AXI4总线结构，本多端口存储控制器在高速数据读写系统中具有很高的拓展应用价值。