优化目标检测网络的设计与FPGA硬件实现

针对目标检测算法受限于越来越严苛的硬件算力与存储,导致在小型化设备上的部署存在巨大困难,本文提出一种基于现场可编程门阵列(FPGA)的深度学习模型专用加速器方案来实现目标检测的边缘部署。通过优化原始模型的卷积算子并进行剪枝和量化,使参数量减少52%。移植在MLK-F20-CM02-3EG开发板上的实验表明,特制化的加速器理论算力峰值达到407 GOPS,实际算力达328 GOPS,数字信号处理器(DSP)使用率为64%,在边缘设备上的功耗相比图形处理器大型平台降低了98%。