用FPGA实现DDS的设计

主要介绍了直接数字频率合成器DDS(D irect D igital Frequency Synthesizer,简称DDS)的原理和特点,研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度、加大输出带宽、减小芯片面积等而采用的流水线架构、查找表压缩等优化方法。并给出了仿真结果。

基于DSP Builder的正弦信号源优化设计及其FPGA实现

主要介绍了直接数字频率合成器的原理和特点,研究了用DSP Builder实现正弦信号发生器的设计方法,继承了传统DDS信号源调频、调相迅速的优点,给出了查找表压缩优化方法。并应用Altera公司推出的DSP Builder和QuartusⅡ进行了仿真实现。实际结果表明,此设计方法在节约芯片资源的基础上达到了较高了精度。

DDFS逻辑优化设计及Verilog实现

文章主要介绍了在直接数字频率合成器DDFS穴DirectDigitalFrequencySynthesizer雪系统中,为了提高芯片运算速度,加大输出带宽,减小芯片规模从而提高可靠性和提高频谱纯度等,而采用的优化方法及其VerilogHDL实现。

基于FPGA的直接数字频率合成器设计与仿真

在研究传统频率合成器理论的基础上,提出了一种改进的直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS);研究了使用FPGA Statix Ⅱ系列芯片,实现32位DDS的设计方法;给出了1/4查找表压缩;采用了注入相位抖动等优化方法;并且分析了DDS输出频谱杂散的误差来源。实验结果表明,改进后的DDS在产生高精度正弦波的同时,其无杂散动态范围可以改善9个dB,达到90dB。