基于自适应空域滤波的图像去块效应算法

分块有损压缩图像忽略了块间相关性,重构时会产生块效应,该文提出一种空域自适应去块效应算法。对块边缘采用方向自适应有理滤波,以弱化块效应。根据块的内部活动性将图像块分成平坦块和纹理块2类,利用基于方差的空域检测方法检测出平坦块,并对平坦块进行邻块边缘自适应平滑。实验结果表明,该算法有效去除了块效应,一定程度上提高了信噪比,算法简单且鲁棒性较好。

H.264编码环中的去块效应滤波系统

介绍了H.264的编解码模型系统中的去块效应滤波系统,分析了该系统原理及其相对于以往去块效应滤波系统的改进。并通过仿真实验验证了该系统在提高图像质量和降低视频流码率上的较好作用。

H.264去块效应滤波器的混合递增滤波流水线设计

针对H.264/AVC主要档次去块效应滤波器的特点,提出一种混合递增的滤波流水线及片上存储架构.采用混合递增的去块效应滤波顺序,通过6级流水线实现像素点的并行滤波.该流水线的存储器架构可以有效支持主要档次的行/列和帧/场数据访问模式,利用滤波数据的相关性提高重用粒度,减少流水线阻塞和片外DRAM的访问.实验结果表明:与其他相关工作比较,流水线架构能够取得较好的性能和资源消耗比,在25.7K门和768ByteSRAM的硬件资源代价下,可以实现3路1080P HDTV的H.264主要档次视频实时去块效应滤波.

无SRAM的H.264/AVC去块效应滤波器

针对H.264/AVC中的去块效应滤波器,该文提出了一种新的滤波处理顺序,能够显著减小片上数据缓存容量,并以此为基础设计了一种去块效应滤波器的VLSI硬件新结构。该结构利用数据复用机制减少对片外存储的访问量、节省处理时间,同时不使用片内SRAM,将对片内SRAM的访问降为0。仿真结果显示,该电路在工作频率为100MHz时对HDTV能较好地实现实时滤波;在0.18μm工艺下,综合后的等效逻辑门数只有16.8k。

图像通信中去块效应方法研究现状

图像压缩是图像通信领域中十分重要的研究内容。在低码率的情况下,由于压缩方法的局限性,重建后的图像会产生块效应。本文主要介绍了去块效应的经典方法和当前最新的研究现状,综合研究分析了各算法的优劣。

一种基于FT-Matrix DSP的去块效应滤波算法的向量化实现

针对H.264视频压缩编码标准中去块效应滤波器部分提出了一种基于YHFT-Matrix DSP的并行设计及向量实现方法。重点对H.264协议中去块效应滤波器进行理论分析,并利用向量数据访问单元、向量处理单元、高效的混洗单元和灵活的矩阵对其进行并行算法设计。将去块滤波算法分别映射到YHFT-Matrix和TI的TMS320C6415中,通过统计两者性能,表明YHFT-Matrix的性能优于TMS320C6415。

AVS去块效应滤波器的一种硬件优化设计

根据AVS标准中的环路滤波算法特点提出了一种用于AVS解码芯片的去块效应滤波模块设计方案.该设计采用片内RAM对滤波参考数据进行缓存,大大减少了SDRAM的带宽占用.同时,对存储结构进行了合理的安排,将前一个宏块滤波数据写入SDRAM的操作和当前宏块的滤波操作并行处理,加快了滤波处理速度.综合和仿真结果表明,该设计处理速度高,达到了实时解码的需求.

一种H．264／AVC的自适应去块效应滤波快速算法

去块效应滤波在H.264视频编解码中起到了很重要的作用,对H.264中去块效应滤波的理论进行了再分析,提出了一种以4×4块为单位,对帧内预测帧和帧间预测帧分别计算边缘强度(Bs)的快速去块效应滤波算法。实验仿真结果表明,该算法同时适应于编码和解码中的去块效应滤波,在有效提高去块效应滤波效率的同时不影响已有编解码的码流和图像质量。

H.264/AVC中去块效应环路滤波的VLSI实现

提出了一种适用于H.264编解码环内去块效应滤波的VLSI结构。利用相邻4×4像素块间数据的依赖关系合理组织数据存储顺序,并通过增加本地SRAM,使垂直滤波数据来自本地,读写外部SDRAM的次数减半,从而大大减少滤波处理的周期数。设置转置寄存器,水平滤波和垂直滤波可共用一维滤波电路。仿真结果显示,一个宏块去块效应滤波仅需要230个周期。在0.18μm工艺下,最大频率100M时,综合逻辑门数为14K。

视频解码芯片中去块效应环路滤波的硬件实现

提出了一种支持H.264/AVC和AVS两款视频编解码标准的解码芯片中去块效应环路滤波(Deblocking Loop Filter)的硬件实现结构。这种结构通过采用恰当的片内Buffer管理方式和流水线设计,解决了环路滤波的硬件实现时速度慢的问题,使得效率提高。通过标准的复用,能有效地节省面积。

H.264编/解码器中去块效应滤波系统的设计

提出了一种针对H.264/MPEG-4AVC标准的高性能低复杂度的去块效应滤波系统的VLSI结构,该结构利用数据重用机制以减少数据的吞吐量,同时辅以高效的数据流控制和并行计算。在100MHz的情况下,该结构满足1920×1088@30Hz的高清晰度视频编解码要求。

基于自适应高维度非局部总变分的压缩图像去块效应算法

经JPEG压缩后的图像存在着块效应,尤其在低码率段块效应更加明显,严重影响了图像质量和视觉效果。通过引入压缩噪声的概念,利用压缩图像及压缩比特流中获得的信息,对压缩过程进行建模。然后在最大后验框架下,联合自适应高维度非局部总变分先验及窄量化约束先验构建代价函数,提出了一种能有效去除压缩图像块效应的后处理算法。实验结果表明,相比于一些主流的去压缩效应的算法,本文算法的处理结果有更高的客观参数及更好的主观视觉效果。

一种基于Contourlet变换的去块效应算法

块效应是由于对图像做离散余弦变换(DCT),在量化过程中丢失边缘的高频信息,从而导致在重建图像中块边界处出现不连续的跳变的现象.本文针对图像的块效应原理,用Contourlet变换对图像进行分解,将得到的Contourlet系数通过去块效应算法进行更新,并用得到的新系数进行图像重构.实验结果表明,该算法保留了更多原图像的细节部分,在处理图像边缘信息方面比传统方法有更好的恢复效果.

H.264编/解码器中去块效应滤波器的实现

环路滤波器是H.264视频编码标准的一个重要选项,在去除编码带来的块效应的过程中起着重要的作用。文章提出一种针对H.264/MPEG-4 AVC标准的高性能低复杂度的去块效应滤波器结构,在此基础上进行仿真实验,实验结果表明,去方块滤波在提高图像质量上效果显著。

基于多尺度宽激活残差注意力网络的图像去块效应

为了节约传输带宽和存储资源,成像设备和系统一般对图像和视频进行了有损压缩.由于分块量化编码,JPEG图像往往存在明显的块效应.去除图像的块效应不仅能够改善使用者的视觉体验,还有利于其他计算机视觉任务的开展.为此,本文提出了一种基于多尺度宽激活残差注意力网络(MWRAN)的图像去块效应方法. MWRAN主要由多尺度宽激活残差注意力模块(MWRAB)构建而成.提出的MWRAB不仅能够激活更多的非线性特征以促进信息在网络中的流动,还能够捕获丰富的图像多尺度特征.此外,通过提出的轻量的差异感知通道注意力(LCCA),MWRAB能够对学习到的特征进行自适应地调整以关注更重要的信息.消融实验验证了MWRAB的有效性.在常用的基准数据集上,MWRAN取得了比几种先进的图像去块效应方法更高的客观评价指标和更接近原图的主观视觉效果.

基于Baseline的H.264去块效应滤波的快速算法

为了解决H.264/AVC的去块效应滤波算法中判断边界强度(boundary strength,BS)计算量大的问题,提出一种快速判定BS的算法。通过详细分析H.264编解码过程的特点,结合Baseline Profile中边界强度值的出现规律,优化了原始的BS判定流程并且减少了计算量。通过Intel VTune试验证明,在不影响主观质量的基础上以较小的PSNR(peak signal to noise ration)损耗获得了大约56%的时间减少量,从而减小去块效应滤波器的复杂度,有助于H.264解码器的硬件实现。

基于自适应高斯混合模型的JPEG压缩图像去块效应算法

基于分块离散余弦变换的JPEG图像压缩算法,在低码率时解码图像会产生明显的块效应,严重降低了图像质量。针对JPEG压缩图像产生的块效应,提出了一种利用高斯混合模型自适应学习图像先验的去块效应算法。该算法利用初始去块效应图像将外部图像库训练得到的高斯混合模型映射到针对特定图像的高斯混合模型,得到自适应的高斯混合模型,然后结合加权的稀疏表示方法,利用训练得到的自适应高斯混合模型用于图像去块效应。实验结果表明,提出的去块效应算法能较好地去除块效应,且优于一些图像去块效应和图像去噪算法。

H．264的FPGA解码器中去块效应滤波器设计

介绍了H．264的FPGA解码芯片系统中去块效应滤波系统模块的设计结构,分析了该系统设计原理,介绍了详细的FPGA去块效应模块实现方案,使得整个系统能够满足解码器实时显示的要求。

一种高效的H.264去块效应滤波器VLSI结构设计

最新的视频压缩编码标准H.264在编解码系统中引入了自适应的去块效应滤波器。去块效应滤波器可以有效地消除块边界的方块效应,但同时也带来了运算量的增加。文中针对H.264去块效应滤波器的硬件原型进行了设计,所设计结构可以大大降低硬件系统的处理周期。在所设计的结构中采用了以下4个关键技术:滤波边界顺序调整、存储单元分配、滤波器架构和双转置寄存器组来提高系统的并行处理能力。仿真结果表明,文中所提出的架构,仅需要288个时钟周期即可实现一个16×16宏块的滤波。滤波器模块只占用16.3 k逻辑门和640 byte的b lock RAM,具有很高的时间-面积效率。

基于ASIP平台的H.264环内去块效应滤波器实现

针对H.264/AVC环内去块效应滤波器算法中分支密集、分支判断条件产生复杂,以及可变阶数有限冲击响应（FIR）滤波算法复杂度高等性能瓶颈,基于专用指令集处理器（ASIP）Schubert平台提出了加法舍入移位指令和两级条件比较指令,并给出了其专用数据通路的设计实现.根据算法分支执行分布情况优化了算法中分支选择部分的实现,保证了代码的高并行度.时钟精确指令集仿真器的运行结果表明,完成强度为4的4×4像素块边界滤波需要140个时钟周期,而完成强度小于4的边界滤波需要100个时钟周期.运行1/4共享中间格式（QCIF）测试序列时,较x264中的Intel MMX指令实现性能有48%-63%的提升.实验结果表明,使用ASIP实现,可以显著提高去块效应滤波的性能;同时由于其可编程性,可以适应多个视频标准.