HEVC帧内预测硬件结构的设计与实现

针对HEVC帧内预测提出一种支持所有尺寸和模式的硬件结构。提出按行(列)模式遍历方式,并利用HEVC帧内预测的参考像素选择规律设计了参考像素选择电路,同时根据不同模式和像素块之间的预测规律提出了电路复用方案。仿真结果表明,本结构在FPGA Aria II平台上综合时主频可达105 MHz,且只需256个周期即可完成32×32像素块的全模式遍历。与现有结构相比,所提结构在具有更小电路面积的同时可更快实现模式选择。