期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
ADI双通道向量乘法器输入频率范围为10 MHz-2.7 GHz
1
《电子元器件应用》
2004年第7期49-49,共1页
美国模拟器件公司(Analog Devices,Inc.,ADI) 近日推出一款双通道向量乘法器——ADL5390,从而扩大了其高性能的射频(RF)集成电路(IC)系列产品。这款ADL5390可代替以前无线基础设施设备用于增益和相位控制所需要的6个分立元器件。
关键词
美国模拟器件公司
双
通道
向量
乘法
器
ADL5390
输入频率
下载PDF
职称材料
高速流水线浮点乘法器的设计研究
2
作者
梁峰
邵志标
+2 位作者
雷绍充
孙海珺
刘小勇
《电子科技大学学报》
EI
CAS
CSCD
北大核心
2007年第S2期1139-1142,共4页
设计了一种新颖的、支持扩展单精度43位浮点数的流水线乘法器IP芯核。该设计采用了改进的三阶Booth算法,提出了混合树形结构压缩阵列和双乘法通道6级流水线结构。经FPGA硬仿真验证表明,该乘法器运算能力达到143.6MFLO/S,比Altera公司近...
设计了一种新颖的、支持扩展单精度43位浮点数的流水线乘法器IP芯核。该设计采用了改进的三阶Booth算法,提出了混合树形结构压缩阵列和双乘法通道6级流水线结构。经FPGA硬仿真验证表明,该乘法器运算能力达到143.6MFLO/S,比Altera公司近期提供的同类乘法器单元快47%。该设计有效地提高了乘法器的整体性能。
展开更多
关键词
BOOTH算法
压缩阵列
双乘法通道
浮点
乘法
器
流水线
下载PDF
职称材料
题名
ADI双通道向量乘法器输入频率范围为10 MHz-2.7 GHz
1
出处
《电子元器件应用》
2004年第7期49-49,共1页
文摘
美国模拟器件公司(Analog Devices,Inc.,ADI) 近日推出一款双通道向量乘法器——ADL5390,从而扩大了其高性能的射频(RF)集成电路(IC)系列产品。这款ADL5390可代替以前无线基础设施设备用于增益和相位控制所需要的6个分立元器件。
关键词
美国模拟器件公司
双
通道
向量
乘法
器
ADL5390
输入频率
分类号
TP332.22 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
高速流水线浮点乘法器的设计研究
2
作者
梁峰
邵志标
雷绍充
孙海珺
刘小勇
机构
西安交通大学电子与信息工程学院
出处
《电子科技大学学报》
EI
CAS
CSCD
北大核心
2007年第S2期1139-1142,共4页
基金
国家863计划项目(2005AA1Z1100)
文摘
设计了一种新颖的、支持扩展单精度43位浮点数的流水线乘法器IP芯核。该设计采用了改进的三阶Booth算法,提出了混合树形结构压缩阵列和双乘法通道6级流水线结构。经FPGA硬仿真验证表明,该乘法器运算能力达到143.6MFLO/S,比Altera公司近期提供的同类乘法器单元快47%。该设计有效地提高了乘法器的整体性能。
关键词
BOOTH算法
压缩阵列
双乘法通道
浮点
乘法
器
流水线
Keywords
Booth algorithm
compression array
double multiplication channel
floating-point multiplier
pipeline
分类号
TP332.2 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
ADI双通道向量乘法器输入频率范围为10 MHz-2.7 GHz
《电子元器件应用》
2004
0
下载PDF
职称材料
2
高速流水线浮点乘法器的设计研究
梁峰
邵志标
雷绍充
孙海珺
刘小勇
《电子科技大学学报》
EI
CAS
CSCD
北大核心
2007
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部