用Cyclone FPGA实现双倍数据率输入/输出接口

Cyclone系列芯片是美国 Altera公司推出的低价格、高容量现场可编程门阵列器件 ( F PGA) ,本文概述了他的主要特点 ,给出了其在与外部存储器接口时用到的双倍数据率输入 /输出接口的设计方法和仿真结果 ,仿真结果表明 。

DDR SDRAM控制器数据通道的设计与实现

在DDRSDRAM控制器的设计中,数据通道的设计是提高数据传输率的关键。本文按照JESD79E标准,讨论了DDRSDRAM控制器结构,分析了DDRSDRAM的读写过程,给出了控制器的读写时序方程,利用此方程设计出了一种高速数据通道。对设计高速数据通道用EDA工具进行了综合、仿真。仿真结果显示设计出的电路可以实现参数化配置并具有良好的性能。

频率,你不可或缺的朋友

我购买2.4GHz的P4好呢还是选择Athlon XP2400+?核心频率达到了380MHz的Radeon9800Pro比9800SE快多少呢?……这些数字是什么东西？电脑上的硬件为什么经常要用这些数字来表示其性能的强弱？

基于FPGA的LVDS高速差分板间接口应用

随着ADC器件速率的提高以及FPGA、DSP器件运算速度的提升,高速AD和信号处理系统之间需要进行高速、稳定的数据传输,原来广泛应用CPCI以及FDPD高速总线的带宽已经无法满足宽带接收机的数据传输速率要求,成为影响接收机性能的新瓶颈。针对这一情况,提出了一种基于LVDS差分接口的DDR传输接口,解决了这一瓶颈,并且在实际硬件平台上进行了FPGA实现,达到了18.4 Gbit/s的接口速率。

一种无毛刺DLL型90°移相器设计

延时锁相环(delay look loop,DLL)型90°移相器广泛应用于双倍数据率同步动态存储器(double data rate synchronous dynamic random access memory,DDR SDRAM)中对时钟信号进行90°相移,实现数据双沿采样,以提高数据传输速率.数控延时线是DLL型90°移相器的重要组成部分.为解决传统数控延时线在延时调节过程中产生毛刺的问题,分析了传统数控延时线产生毛刺的原因,并提出一种结合锁存器和时钟门控单元的无毛刺数控延时线.引入锁存器和时钟门控使该无毛刺数控延时线的数字控制信号有序进行状态切换,达到抑制毛刺产生的目的.另外,将提出的无毛刺数控延时线应用于DLL型90°移相器中,成功消除了90°相移时钟的毛刺.设计采用SMIC 65 nm工艺来实现,供电电压为1.2 V,版图面积为0.018 mm^2,用HSPICE进行仿真,结果表明:该移相器的工作频率范围为217 MHz^1 GHz,工作在1 GHz时,功耗为2.8 mW;供电电压添加100 MHz 30 mV正弦波噪声时,90°相移时钟的抖动峰峰值和均方根值分别为17.77 ps和5.16 ps.而且,移相器在进行工艺、电压、温度(process-voltage-temperature,PVT)跟随调节过程中,输出的90°相移时钟可有效避免毛刺问题.