基于模糊PI控制的双同步解耦坐标系三相不平衡锁相环设计

针对传统锁相环在电网电压不平衡时对正序基波分量的幅值和相位不能快速实时检测等问题,提出了一种基于模糊PI控制的双同步解耦坐标系三相不平衡锁相环。该控制系统通过在线调整PI参数能更精确迅速地将电网电压正序基波分量分离,从而实现基波分量相位的快速实时检测。仿真结果表明,与传统单同步和双同步锁相环相比,基于模糊PI控制的双同步解耦坐标系锁相环在电网电压不平衡和发生畸变时能更准确、迅速地检测正序基波分量的幅值和相位。

基于滑模变结构的解耦双同步参考坐标系锁相环研究

实际电网并不都是理想的状态,针对电网电压背景谐波以及不平衡工况下的相位信息获取问题,提出一种基于滑模变结构的解耦双同步参考坐标系锁相环(DDSRF-PLL)。传统锁相环(PLL)在这种复杂工况下不能快速实时检测电网相位信息,DDSRF-PLL通过提取电网电压正序基波分量,然后通过锁相环进行锁相。提出将滑模变结构引入锁相环之中,能够改善动态响应速度。实验验证了所提方案的有效性。

解耦双同步坐标系下单相锁相环技术

针对单相并网变换器的同步问题,提出了一种基于双同步坐标系的锁相环。将单相输入信号等效为αβ静止坐标系下的正序正交虚拟分量和负序正交虚拟分量之和,通过自解耦网络消除负序基波分量的影响,无需正交信号发生器就可获得输入信号的幅值、相位和频率信息。分析了输入信号存在直流分量、谐波分量、相角突变和起始阶段相角未知等因素对锁相结果的影响,给出了相应的抑制方法。仿真和实验结果表明:在各种非理想电网状态下,该算法都能快速、准确地提取电网电压基波分量的幅值和相位,实现同步信号的检测。

改进解耦双同步坐标系锁相环在谐波和电压不平衡下的性能

针对解耦双同步坐标系锁相环(decoupled double synchronous reference frame phase locked loop,DDSRF-PLL)锁定频率和相位的性能不佳,检测频率和相位误差存在较大畸变和振荡等问题,结合二阶广义积分器(second order generalized integrators,SOGI)的优势,提出了一种改进的DDSRF-PLL结构(improved DDSRF-PLL,IDDSRF-PLL)以弥补传统DDSRF-PLL性能方面的不足。IDDSRF-PLL利用了SOGI的滤波能力,能够有效地衰减电网电压中的谐波,快速而准确地锁定相位和频率,有效地实现并网需求。MATLAB/Simulink仿真结果表明,电网谐波干扰和电压不平衡谐波畸变时,IDDSRF-PLL可以有效地抑制谐波,实现响应超调小、稳态精度高的检测效果。

基于非线性PI和解耦双同步坐标系锁相环的研究

为了在电网电压不平衡时提高锁相环锁相的速度和精度,分析了解耦双同步坐标系锁相环(DDSRF-PLL)原理,对解耦的q轴电流比例积分(PI)环节加入变参数的非线性控制方式。此外,为了消除负序电流引起的2次谐波,在解耦消除2次谐波的基础上,加入特定频率点陷波器进行陷波。通过Matlab/Simulink对传统解耦双同步坐标系锁相环和非线性控制锁相环进行仿真,仿真结果验证了所提方法的可行性和有效性。

一种快速正交分量构造的单相并网逆变器控制

针对单相LCL型并网逆变器控制系统存在网侧电流跟踪性能差的问题,这里提出基于解耦双同步参考坐标系(DDSRF)的单相网侧电流正交分量构造方法,得到直流形式的网侧正负序电流d,q轴分量,并在正负序d,q坐标系下用比例积分(PI)控制器构建电流控制环路,以实现网侧电流无差跟踪。首先介绍所提DDSRF快速构造网侧电流正交分量的工作原理。其次,分析各电流控制环路PI控制器参数的设计方法。最后,在5 kW单相LCL型并网逆变器硬件平台进行实验验证,实验结果证明了所提控制系统的正确性。

基于DDSRF-PLL的改进型电网同步技术

本文在两相坐标系下建立了不平衡状态的三相电压矢量模型,分析了传统单同步锁相环的工作原理及其优缺点,介绍了一种后置滤波器的双同步坐标系解耦锁相环。首先定量地分析了电网电压由于扰动而引起的电压不平衡,给出电压在不平衡状态下的表达式,基于双同步坐标系分析了电压矢量,建立模型,搭建同步控制框图,并在Matlab/Simulink平台搭建模型进行仿真验证,且对该后置滤波器的DDSRF-PLL进行验证及结果分析。

DDSRF-SPLL结合复合形态滤波器电压暂降检测方法

电压暂降及短时供电中断是现代电网中影响电能质量的主要因素,目前检测算法在快速性与实时性上仍有不足。为了提高检测算法的快速性与实时性,以形态滤波器中的自适应复合形态滤波器对电压信号进行滤波,将滤波后的信号经解耦双同步坐标系软件锁相环(decoupled double synchronous reference frame-software phase locked loop,DDSRF-SPLL)对三相不平衡电压进行正、负序分离,进而快速检测出电网是否发生暂降。Matlab/Simulink仿真结果表明检测时间小于7 ms,验证了该检测算法在响应速度和精确度上的优势。

电压单相跌落下VSG输出平衡电流控制策略

电网发生单相电压跌落会造成双馈风机变换器输出电流不平衡、冲击电流过大。传统虚拟同步控制策略以理想电压为基础建模,无法应对电压负序分量与正序分量耦合的情况,将直接影响电流环和脉冲宽度调制信号输出的稳定性。针对这一问题,提出了解耦双同步坐标系下基于单相Park变换的虚拟同步控制策略(DDSRF-VSG-Spark)。首先,通过解耦双同步参考坐标系实现正序分量与负序分量解耦,然后采用单相Park变换技术实现脉冲宽度调制信号和电流的稳定输出。最后,通过仿真对比验证,电网电压单相跌落期间,DDSRF-VSG-Spark能够保证系统的稳定运行。

弱电网下并网逆变器锁相环优化方法

针对弱电网条件下并网逆变器锁相环精度易受电网电压畸变、频率偏移、三相电压不平衡以及直流电压偏置等工况影响的问题,本文提出一种适用于弱电网下并网逆变器的解耦双同步坐标系锁相环(DDSRF-PLL)优化方法。首先在建立DDSRF-PLL模型的基础上,从理论角度证明电网电压畸变和直流电压偏置是影响传统DDSRF-PLL锁相精度的关键因素;而后利用傅里叶变换具备抗谐波和抗直流偏置干扰的优点,提出基于滑动傅里叶变换(SFT)的频率自适应鉴相器,继而构建适用于并网逆变器的优化解耦双同步坐标系锁相环。在电网电压发生畸变时本文所提锁相环在20 ms内可以完成对电压相位跟踪,在电网电压存在直流偏置的情况下本文所提锁相环能在10 ms内快速跟踪电压相位,且相位超调量在1°以内。实验结果表明,本文所提锁相环在弱电网环境下能快速准确的提取电网电压的频率和相位信息,有助于并网逆变器在电网电压畸变、电网电压直流偏置和电网电压不平衡等复杂工况下降低输出电流谐波含量。

一种改进的不对称故障下光伏并网控制策略

光伏并网逆变器在电网发生不对称故障时,其注入到电网中的电流将是非正弦或不对称的,传输至电网的有功、无功功率也会产生不可控振荡。为了抑制电网不对称故障对光伏系统输出电流及功率造成的影响,在传统解决方案—基于解耦双同步旋转坐标系(Decoupled Double Synchronous Reference Frame,DDSRF)控制策略的基础上,提出一种带前馈和附加反馈环的改进型DDSRF控制策略。该方法可在电网不对称故障下准确地检测出并网电流的正、负序直流分量,加快实现测量电流对参考电流的零稳态误差跟踪。利用实时数字仿真器(Real Time Digital Simulator,RTDS)搭建的光伏并网发电系统试验平台,对传统DDSRF控制器和改进型DDSRF控制器的控制性能进行了对比论证。试验结果证明了所述新型控制器提高了系统的动态性能,增强了光伏并网逆变器的不对称故障穿越能力。

船舶电网改进型DDSRF-PLL相位跟踪方法研究

为解决船舶电网电压不平衡和含有谐波的条件下锁相不准确问题,考虑到广泛使用的解耦双同步坐标系锁相环(DDSRF-PLL)和二阶广义积分器(SOGI)的滤波功能,文章设计一种基于改进型双二阶广义积分器滤波的解耦双同步坐标系锁相环。在Matlab/Simulink仿真平台上,分别在电网电压单相跌落20%且含有20%的5次谐波的情况下,对传统DDSRF-PLL和改进型DDSRF-PLL进行仿真试验。试验结果表明:采用改进型DDSRF-PLL,能够滤除电网电压中的特定次谐波,提高DDSRF-PLL稳定性,实现精确锁相功能,并准确分离出在dq坐标系下的电网电压正、负序分量。

考虑频率耦合效应的三相并网逆变器序阻抗模型及其交互稳定性研究

在分布式发电系统中,并网逆变器作为主要的功率接口单元,其稳定性直接关系到并网系统的可靠运行。目前在大多数阻抗分析过程中,将并网逆变器视为单输入单输出系统,忽略了频率耦合特性的影响,因而导致逆变器低频段的稳定性分析不够精确。该文针对三相LCL并网逆变器,采用多谐波线性化方法分别推导解耦双同步参考坐标系锁相环(decoupled double synchronous reference frame PLL,DDSRF-PLL)的频率特性模型和并网逆变器的输出阻抗模型。基于序阻抗分析方法和奈奎斯特稳定判据,分析频率耦合特性对并网逆变器系统稳定性的影响,并基于稳定性对锁相环结构进行改进。论文对并网系统的稳定性进行实验验证,实验结果证明了理论分析的正确性。

考虑电网阻抗耦合的模块化多电平换流器交直流侧阻抗通用计算方法

以模块化多电平换流器(modular multilevel converter,MMC)为技术路线的柔性直流输电技术在风电接入、电网异步互联等领域迅速发展。MMC的阻抗建模是分析柔性直流输电系统振荡起源的重要依据。文中分析MMC在交、直流侧激励下的谐波传递机制,建立一种适用于交、直流侧阻抗计算的通用方法。对一次系统频域建模关联了MMC所连接的交、直流侧网络阻抗,并考虑包含解耦双同步参考坐标系锁相环及负序内环控制在内的全部控制模块。通过求解线性方程组对MMC阻抗进行计算,并在PSCAD/EMTDC环境中对双端背靠背MMC系统在多种工况下1~5kHz频段内进行扫频,验证该方法的准确性,并详细分析网络阻抗耦合、控制链路延时、功率等级、负序内环和外环控制等因素对MMC阻抗的影响。

电网电压畸变下的频率自适应锁相技术

针对解耦双同步参考坐标系锁相环DDSRF-PLL(decoupled double synchronous reference frame phaselocked loop)在电网电压畸变时锁相存在较大偏差问题,提出一种频率自适应锁相技术。首先设计了一种用于滤除电网多次谐波和直流电压的新型基于二阶广义积分器的正交信号发生器NSOGI-QSG(novel second order gen?eralized integrator-quadrature signal generator),在此基础上提出一种将NSOGI-QSG与DDSRF-PLL结合的频率自适应锁相环,利用NSOGI-QSG形成频率自适应滤波器和直流控制器,有效实现频率自适应和畸变电压滤波,为解耦双同步参考坐标系锁相环提供稳定的正交信号,从而提高锁相环抑制电网电压畸变的能力。理论分析和仿真结果验证了该方法的正确性和有效性。

基于FPGA的三相电网不平衡下的锁相环设计

针对现有的数字锁相环在三相电网电压不平衡下精度降低的问题,提出了一种基于双同步坐标系解耦软件锁相环(DDSRF-SPLL)的控制策略。分析了DDSRF-SPLL的数学模型,根据DDSRF-SPLL解耦控制策略,采用硬件描述语言VHDL设计了基于FPGA的各个模块。仿真结果表明,基于FPGA的锁相环抗干扰能力强,对频率波动具有很好的适应性,锁相效果稳定、准确。