静态随机存储器双向互锁存储单元的抗老化设计

为了延长抗辐照静态随机存储器双向互锁存储单元(DICE)电路的使用时限,得到偏置温度不稳定性效应(BTI)老化效应对DICE单元性能的具体影响,提出抗老化设计方案.通过SPICE仿真实验,分析DICE单元的老化特性,发现因老化加重的读干扰和半选择干扰是影响DICE结构的SRAM单元稳定性和寿命的主要原因.针对DICE单元抗辐照结构的特性,提出新的DICE单元读写端口结构.通过在组成读写端口的4个晶体管之间加入额外的控制晶体管,阻断了DICE单元存储节点相连的路径,消除了读干扰和半选择干扰的影响,避免了单元的读故障和半选择故障的出现.改进后的DICE单元在读状态和半选择状态时的抗辐照能力与改进前相比得到了提升.通过仿真实验,验证了改进后DICE单元的功能正确性和抗老化有效性,直接减少了DICE单元经过108 s老化后22.6%的读失效率.

基于130 nm PD-SOI工艺存储单元电路的抗辐射加固设计

基于130 nm部分耗尽绝缘体上硅（SOI）CMOS工艺,设计并开发了一款标准单元库。研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计。提出了一种基于三模冗余（TMR）的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置。对双互锁存储单元（DICE）加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比。测试结果显示,应用DICE加固的存储单元电路在99.8 MeV·cm^2·mg^（-1）的线性能量转移（LET）阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm^2·mg^（-1）和99.8 MeV·cm^2·mg^（-1）两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁。结果证明,基于SOI CMOS工艺的抗辐射加固设计（RHBD）可以显著提升存储单元电路的抗单粒子翻转能力。

DICE型D触发器三模冗余实现及辐照实验验证

分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D触发器抗单粒子翻转的性能,与其他传统类型电路结构的D触发器进行了抗单粒子翻转性能比较,并通过电路仿真和辐照实验进行了验证。仿真结果表明,TMR&DICE型D触发器的抗单粒子翻转性能明显优于传统的普通D触发器、TMR型D触发器和DICE型D触发器。辐照实验结果表明,TMR&DICE型D触发器具有最小的翻转截面。