超高速双层多晶硅发射极晶体管及电路

报道了双层多晶硅发射极超高速晶体管及电路的工艺研究 .这种结构是在单层多晶硅发射极晶体管工艺基础上进行了多项改进 ,主要集中在第一层多晶硅的垂直刻蚀和基区、发射区之间的氧化硅、氮化硅复合介质的 L型侧墙形成技术方面 ,它有效地减小了器件的基区面积 .测试结果表明 ,晶体管有良好的交直流特性 .在发射区面积为 3μm× 8μm时 ,晶体管的截止频率为 6 .1GHz.19级环振平均门延迟小于 40 ps,硅微波静态二分频器的工作频率为 3.2

多晶硅发射极双极晶体管的工艺设计及计算机模拟

在简要分析多晶硅发射极双极晶体管特点的基础上 ,根据国内现有的双极工艺水平 ,设计了用于制备多晶硅发射极双极晶体管的工艺流程 ,并给出了一个最小尺寸晶体管的版图 ,最后对设计的多晶硅发射极晶体管的频率特性进行了模拟。

掺砷多晶硅发射极RCA晶体管

研究了掺砷多晶硅发射极 RCA晶体管的工艺实验技术 .以先进多晶硅发射极器件制备工艺为基础 ,在淀积发射极多晶硅之前 ,用 RCA氧化的方法制备了一层超薄氧化层 ,并采用氮气快速热退火的方法处理 RCA氧化层 ,制备出可用于低温超高速双极集成电路的掺砷多晶硅发射极 RCA晶体管 .晶体管的电流增益在 - 55— + 1 2 5℃温度范围内的变化率小于 1 5% ,而且速度快 ,发射区尺寸为 4× 1 0μm2 的 RCA晶体管其特征频率可达 3.3GHz.

多晶硅发射极晶体管的低温频率特性研究

本文考虑低温下半导体中载流子冻析效应和浅能级杂质的陷阱效应等因素,分析了多晶硅发射极晶体管的低温频率特性。研究表明,受载流子冻析效应的影响,基区电阻在低温下随温度下降接近于指数上升,使晶体管的频率性能变环;而由于浅能级杂质的陷阱效应,低温下基区和发射区渡越时间变长,截止频率下降。这些因素在低温器件设计中应予重视。

多晶硅发射极晶体管（PET）Gummel－Poon模型

本文建立了能直接用于ＳＰＩＣＥ电路分析程序中的ＰＥＴ－ＧＰ模型。研究表明：可以采用两种方法来使用ＰＥＴ－ＧＰ模型。本文利用所研究器件的结构参数计算了ＰＥＴ－ＧＰ模型参数β＿Ｆ和特征频率ｆ＿Ｔ，ｆ＿Ｔ的计算和实验结果符合较好。β＿Ｆ的计算表明，所研究器件的多晶硅／硅界面复合较强，复合速度Ｓ＿ｐ达到１０￣６ｃｍ／ｓ。

在大注入下多晶硅发射极晶体管特性模拟与理论分析

本文利用经适当修改的Ｙｉｈ－ＦｅｎｇＣｈｙａｎ等人的ＰＥＴ大注人模型编制了程序，结合实例模拟了在大注入条件下具有发射区、基区指数掺杂分布的ＰＥＴ的输人特性、输出特性、电流增益和频率特性（ｆｒ和ｆｍａｘ），并对一些特性曲线进行了分析．此程序可用于研究ＰＥＴ特性与器件结构参数之间的关系．

大注入下多晶硅发射极晶体管特性的一维模拟

利用Yih－FenyChyan等的PET大注入模型，并考虑了发射极串联电阻RTE和多晶硅／硅界面氧化层延迟时间τox对器件特性的影响，编制了程序。结合实例模拟了在大注入下具有发射区、基区指数掺杂分布的PET的电流增益和频率特性（fT人和fmax）。模拟结果表明，RCA器件（发射区的多晶硅／硅界面氧化层厚度δ=1．4um）的β值高于HF器件（δ=0），但HF器件的fTmax值高于RCA器件。

超高速VLSI中多晶硅发射极晶体管串联电阻的测量

本文对目前流行的测量晶体管串联电阻的常规方法进行了理论分析和实验验证，结果表明，用常规方法测量多晶硅发射极晶体管串联电阻的误差很大。这里提出了一套测量晶体管串联电阻的新方法。新方法克服了常规方法的困难，满足了测量多晶硅发射极晶体管串联电阻的要求。

低温多晶硅发射极晶体管电流增益和截止频率的解析模型

本文综合考虑了多晶硅发射极的载流子输运障碍，界面氧化物遂穿、晶粒间界杂质分凝和界面能带弯曲等因素，以及禁带变窄效应、低温下的载流子冻析效应和浅能级补偿杂质陷阱效应，建立了低温多晶硅发射极晶体管电流增益和截止频率的解析模型，对电流增益和截止频率的温度关系进行了理论分析并与３００Ｋ和７７Ｋ下的实测结果进行了比较。

多晶硅发射极晶体管h_(FE)、G_e、和K的普遍表达式及其分类

本文综合考虑了影响多晶硅发射极晶体管(PET)电流增益的多种因素,针对最全面的器件结构推导出PET的共发射极直流电流增益h_FE发射极Gummel数G_e,和电流增益的增强因子k解析形式的普遍表达式,覆盖了PET的多种结构。并以此对PET从器件结构上进行了科学地分类。此普遍表达式也包含了Ning和Graaff的理论结果。

多晶硅发射极晶体管直流特性研究

研究了砷注入多晶硅发射极晶体管的直流特性，并与采用常规平面工艺制作的晶体管性能进行了比较。结果表明多晶硅发射极晶体管具有较高的发射效率，高的电流能力，改善了ＥＢ击穿和ＣＢ击穿。电流增益依赖于淀积多晶硅前的表面处理条件。

多晶硅发射极晶体管的集电区补偿注入技术

本文提出了一种新的提高多晶硅发射极晶体管和电路速度的方法，通过对器件外基区下对应的外延层区域进行离子补偿注入，降低相应外延层中的净掺杂浓度，有效地减小了外基区－集电区单位面积的集电结电容，有利于器件和电路速度的提高．由于内基区下对应的外延层浓度不变，对器件的直流特性无不良影响．本文给出了补偿注入研究结果和器件特性．

新结构多晶硅发射极光电晶体管

报导了一种以多晶硅作发射极并带有隔离环电极，工作时基区处于穿通状态下的新结构硅光电晶体管．用多晶硅作发射极比同结构单晶硅晶体管的光电增益提高了2倍；隔离环电极极大地提高了器件的灵敏度；穿通型的工作状态提高了器件的增益和响应速度．已研制成的这种新型结构的光电晶体管在10V工作电压下，对0．8μm，0．174μW的光增益达到了3083．

低温大注入多晶硅发射极硅双极晶体管电流增益的定量模拟

已有的理论和实验都已证明，多晶硅发射极硅双极晶体管适合于低温工作。但至今为止，其完整的大注入时电流增益的理论分析还不成熟，特别是进行定量的计算；本文定量地模拟了低温７７Ｋ和常温３００Ｋ下多晶硅发射极硅双极晶体管电流增益与集电极电流密度的关系，并且分析了低温和常温下决定该晶体管电流增益大注入效应的主要物理效应，为低温多晶硅发射极硅双极晶体管的设计提供了有益的理论基础。

多晶硅发射极晶体管的数值分析及模拟

通过对多晶硅发射极晶体管（ＰＥＴ）的多晶硅及界面层导电特性的分析， 得到单晶发射区边界上电流密度与少子浓度之间的关系式，并以此为自洽的 边界条件，在单晶区数值求解一组描述晶体管电学特性的微分方程，得到晶 体管内部电势分布和载流子分布以及ＰＥＴ的端电流特性．

多晶硅发射极晶体管电流增益工艺稳定性研究

针对多晶硅发射极晶体管实际工艺中出现的电流增益异常波动问题,首先从原理上进行了分析,其次通过与正常批次PCM数据进行对比,发现基极电流Ib存在一个量级的差异。设计了较为完整的DOE工艺试验,进行了对比和验证。结果表明,多晶硅/硅界面氧化层厚度一致性差、波动大是电流增益异常波动的主要原因。该研究结果为解决类似问题提供了有价值的参考。

超高频多晶硅发射极晶体管的研究

本文描述了一种实现亚１００ｎｍ基区宽度的晶体管结构。加工工艺类似ＢＳＡ（硼硅玻璃自对准）技术，可实现亚１００ｎｍ的基区结深，还可解决自对准器件在横向和纵向按比例缩小时所遇到的困难。与离子注入工艺相比，这种工艺可轻易地解决诸如高剂量离子注入所产生的下列问题：二次沟道效应对基区结深减小的限制及晶格损伤。晶体管采用了多晶硅发射极，ＲＴＡ（快速热退火）用于形成晶体管的单晶发射区，为提高多晶发射区的杂质浓度，采用了一种新的命名为低温氧化技术的工艺。由于晶体管采用了常规结构，器件暴露一些缺点。

多晶硅发射极晶体管界面氧化层生成的研究

求文在消化、吸收入NSA工艺的基础上，根据现有设备重．点研究CD8690CP、CD8759CP等R极模拟VLSI制造过程中多晶硅发射极晶体管界面氧化层的生长条件，借以提高VLSI性能和成品率。

多晶硅发射极晶体管放大系数稳定性研究

通过对NPN型多晶硅发射极晶体管的工艺过程进行分析,对多晶淀积工艺过程提出严格的控制方案,使多晶界面氧化层厚度稳定在0.6~0.8 nm。同时,对基区与发射区退火工艺进行优化,使多晶发射极晶体管放大系数的片内均匀性从30%改善至20%,片间均匀性从12%改善至9%,显著提升了产品的成品率。

73GHz磷掺杂多晶硅发射极自对准SiGe基区双极晶体管

报道了一种用来制作自对准SiGe基区异质结双极晶体管降低热处理周期的磷发射极工艺。短的热处理周期导致极窄的基区宽度,并维持轻掺杂的隔离层不消失,这种隔离层是为了提高击穿特性而制作在发射极-基极和基极-集电极内的。已获得了35nm基区宽度的晶体管,其发射极-基极反向漏电小,峰值截止频率为73GHz,本征基区薄层电阻为16kΩ/□。用这些器件获得的最小NTL和ECL门延时分别为28和34ps。