VLSI和PCB双层布线中的通孔最少化算法

本文提出了一个新的通孔最少化层分配的图模型．该模型克服了传统层分配算法对通孔度数和位置的限制，允许通孔自由地以任意度数和任何需要的位置出现．模型中还提出了通孔秩的概念，它比较能更精确地反映通孔的本质．在此基础上，本文将通孔最少化问题转化为图的最大割问题，并提出了一种启发式算法去求解图的最大割．算法已用Ｃ语言在ＳＵＮ工作站上实现．实验结果表明，算法十分有效且稳定．

双层布线两层铝引线间的导通技术

讨论了IC的双层布线工艺中两层铝引线在接触孔处怎样才能形成良好的欧姆接触的问题。接触不好的主要原因是第一次铝引线上的氧化物造成的,因此必须(1)去除第一次铝引线上的自然氧化物;(2)提高蒸发二次铝时的真空度,防止再生氧化物形成。另外,通过热处理可改善接触;淀积二次铝时衬底加热,有利于接触的均匀完善,而且大孔比小孔接触好。

一种采用微小通孔的双层布线技术

文中介绍了分别采用聚酰亚胺和 CVD Si O2 作层间介质 ,进行 2 μm× 2 μm通孔的刻蚀和铝双层布线 ,其成品率均可达到 1 0 0 % ,介质对一次铝的覆盖完整率可达 95%以上 ,层间绝缘电压大于 2 50

VLSI中双层布线导孔数的优化算法

在超大规模集成电路的设计中,通常需要尽可能地减少布线时产生的导孔,因为导孔数是影响集成电路成品率、可靠性及各种电性能的重要因素.本文的工作是解决VLSI双层金属布线的导孔数优化问题.实际的布线根据其拓扑特性和电连通性等效为带权的图.将这种方法推广到三联和四联导孔的情形,并引入了添加冗余导孔的方法以进一步减少导孔的数目.最后给出了对变权图求最大偶子图的算法,以便对三联及四联情形的导孔进行优化.算法实现后试算的实例表明一般能减少30％-50％的导孔.

双层布线技术研究

随着集成电路技术的发展,双层布线技术显得越来越重要。主要对双层布线中二次金属淀积前的通孔预处理技术进行了研究和探索,通过对反溅射时间、反溅射功率等不同工艺参数的对比实验,给出了最优的反溅射清洗工艺条件。

双层布线的受限通孔最小化问题

本文提出了一种双层ＶＬＳＩ及ＰＣＢ布线的受限通孔最小化问题的新方法。该方法允许通孔候选点所关联的线网段的数目任意多个，且与初始布线所采用的线网连接方式无关。

采用薄膜双层布线的幅相变换器

扼要介绍采用薄膜双层布线技术研制的幅相变换器的性能、版图设计、制造工艺及测试结果。

1.5μm双层布线Ｎ阱CMOS工艺研究

给出了１．５μｍ双层布线Ｎ阱ＣＭＯＳ工敢研究流程，叙述了研究中一些关键技术。

大规模集成电路双层布线中的LTCVDPSG介质

论述了大规模集成电路双层布线中起介质和钝化作用的磷硅玻璃（ＰＳＧ）的淀积条件、厚度以及实际应用中的若干问题。

双层PCB布线的混合蚂蚁优化方法

蚂蚁算法是一种新型的进化算法,已证明其对TSP问题有很好的解决能力.笔者将一种混合蚂蚁算法应用于PCB布线问题,以路径最短为目标,辅以分布布线、避障规则等手段求出最短路径,在线网的拓扑结构已确定之后,运用元胞自动机的元胞演化机理,以通孔最小化为目标,对线网进行层分配.最后在计算机上用Delphi实现.通过对一个实际布线问题的测试,得出比Protel更好的布线结果.

基于GIS技术的双层PCB布线的空间剖分算法

双层印制电路板(PCB)通常空间结构及布线线形复杂、约束规则众多,而常用PCB空间结构简单、布线线形单一,不能有效利用PCB的空间关系及拓扑信息引导布线规划。为弥补以前工作的不足,提出一种基于GIS(geographic information system)技术的空间剖分算法,首先利用空间距离与几何要素拓扑关系进行分组预处理,然后引入矢栅一体化模型构建复杂空间及属性约束下的网络模型,基于该网络模型提取区域基准线并利用空间缓冲区技术得到空间剖分结果,从而引导布线规划。实验结果表明,该算法能够在满足所有设计规则的情况下实现100%的布线连通率,同时有效利用布线空间资源;提出的算法布线线形接近人工布线,对于实现复杂场景与多约束下的双层PCB自动化布线具有实际意义。

双层铝互连倒梯形通孔刻蚀技术研究

针对双层布线中二铝在通孔处台阶覆盖率低的问题,通过优化光刻胶膜的厚度、硬烘温度,以及调整刻蚀气体流量、腔室压力及极板功率,开发出坡度为62.5°的倒梯形通孔;二铝在通孔处的台阶覆盖率大于90%。将该技术用于D/A转换器的研制,成品率得到明显提高。

部分耗尽CMOS/SOI工艺

对部分耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套部分耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :PBL (Poly- Buffered L OCOS)隔离、沟道工程和双层布线等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、 5 0 0 0门门海阵列和 6 4K CMOS/ SOI静态存储器 ) .其中 ,NMOS:Vt=1.2 V ,BVds=7.5— 9V ,μeff=42 5 cm2 / (V· s) ,PMOS:Vt=- 0 . 9V,BVds=14— 16 V,μeff=2 40 cm2 /(V· s) ,当工作电压为 5 V时 ,0 .8μm环振单级延迟为 10 6 ps,SOI 6 4K CMOS静态存储器数据读取时间为 40

硅基异构集成模块金属互连失效分析

介绍了硅基三维异构集成模块金属互连失效的一种定位方法。通过分析集成模块的金属互连结构,采用介质层剥离、金刚刀裂片、磨削制样等预处理方法,结合聚焦离子束(FIB)、电子能谱(EDAX)等工具,实现了故障点的有效定位。介绍了三维集成模块金属互连失效的一种失效机理。通过对集成模块生产工艺的分析,以及对实验晶圆进行模拟去胶实验,得到了导致失效的工艺原因。研究结果显示:在去胶工艺中,有机残胶未被完全去除,可能会在两层金属的接触界面,例如双层布线通孔界面、晶圆键合界面,产生阻隔、裂缝、孔洞等异常结构,阻碍电流的纵向传输,导致三维集成产品金属互连系统失效。

LSI中的金属化工艺

钨丝加热法蒸发纯Al,采用“U”型状,在我国首先研制出双极LSI。为了缩小芯片面积,防止浅结漂发射区工艺纯Al布线后造成EB结短路,研制成功钨丝加热法蒸发Al-Si薄膜。为进一步缩小芯片面积,采用双层布线工艺,又研制成功钨丝加热法蒸发Al-Cu-Si合金膜。本文主要介绍三种薄膜蒸发工艺及应用。