基于DDR模组阵列的超高速数字图像存储技术

为了实现光电跟踪测量系统高精度测量中图像数据的超高速实时存储,提出了基于双数据率(DDR)模组阵列的超高速数字图像存储方案。采用大容量DDR双列直插式内存模组(DIMM)阵列作存储介质,现场可编程门阵列(FPGA)作DDR模组阵列控制器,设计了存储系统。介绍了存储系统的总体设计框图,给出了DDR模组阵列控制器的各模块设计和图像数据的输入、输出方法。测试中完成了数据速率为1 000 MB/s的高速图像实时存储;分析表明其最高数据存储速率可达1 828 MB/s,可满足光电跟踪测量系统高精度测量对高帧频、大靶面图像传感器输出图像数据超高速实时存储的需求。

高速ADC采样数据接收缓存系统研究

针对高速模拟数字转换器(ADC)输出的并行采样数据,基于现场可编程门阵列(FPGA),设计了接收缓存系统。分析了时钟数据同步方式对印制电路板(PCB)走线长度的限制,给出解决方案,实现对采样数据的接收、延时调整、降速等。通过循环存储的方式,在块RAM(BRAM)上实现了信号触发前记录的功能,共记录128000个采样点,触发前记录10000个点。Modelsim软件仿真表明:该系统可以接收600 MHz以上、双数据率(DDR)数据。在线测试结果表明:所设计的系统可以准确接收ADC输出的24对并行低压差差分信号(LVDS)、500 MHz的数据。该采样数据接收缓存系统已经获得广泛使用。

一种DDR SDRAM控制器设计

在分析DDRSDRAM基本操作原理的基础上,提出了一个基于FPGA的DDRSDRAM控制器的设计,实现了DDRSDRAM读写时序控制,并给出实现结果。

通用DDR SDRAM控制器的设计

通用DDRSDRAM控制器的设计方法,以及一种解决DDRSDRAM所特有读写方式难于控制的问题的方法。

基于FPGA的DDR SDRAM控制器设计

针对目前应用最为广泛的DDR SDRAM存储器,采用VHDL语言实现了基于ALTERA公司FPGA架构的、基于工业标准的通用DDR SDRAM控制器设计。重点介绍了读数据接口和写数据接口设计。在EP1C6Q240C8芯片上实现时的性能达到了133MHz的主频频率。

多进多出的高速视频缓存器设计

以DDR SDRAM为基础,设计了在IPQAM调制器中使用的多进多出结构视频缓存器。对操作指令集进行了最简优化,并给出了带宽设计模型,最后提出了针对资源消耗和时序约束进行改进的设计结构。实际测试表明该系统达到了预期设计目标。

合成孔径雷达实时成像转置存储器的两页式结构与实现

该文介绍了合成孔径雷达实时成像处理器转置存储器的基本工作原理,讨论了转置存储器的两种主要结构:三页式结构和两页式结构,并指出了这两种结构各自的优缺点。重点介绍了两页式转置存储器结构的典型应用,给出了以双数据率同步动态内存(DDRSDRAM)作为主存储器构成的两页式转置存储器的电路结构和实现结果。

一种适用于DDR SDRAM控制器的DLL新结构

提出了一种适用于DDR SDRAM控制器的DLL新结构,在不同的工艺、电压和温度(PVT)条件下,DDR SDRAM的数据经过传输线传输后均能被器件采样到正确的数据。采用256M133MHz DDR SDRAM和1.5V、0.16μm CMOS标准单元库,模拟和测试结果都表明了该结构的正确性。该结构同样可用于其它不同PVT条件下需要固定延迟的电路。

三星打破图形内存芯片速度记录

三星公司日前宣布已经开发出业界最快的每秒运算2．0Gb的90纳米512M图形双数据率动态随机存储器GDDR-3.与图形卡上的DDR-Ⅱ内存不同的是，GDDR-3和即将发布的JEDEC DDR-Ⅲ标准并不相关.这种内存同样使用了内部终结器，使其更好地适应今日图形运算的需要．新推出的2．OGb高速图形解决方案比常规的1.2Gb设备的速度要快70％，可以应用在高质量图形、PC中的高速动画、工作站以及高端游戏机之中．

飞利浦推出DDR2存储模块寄存器

如今，存储模块解决方案已经从速度较低的单数据率（SDR）演变为双数据率（DDR）。为了满足日益增加的寄存器增长需求，飞利浦电子公司日前针对高端服务器及先进计算的存储密集型应用推出了新型高速寄存器系列。该系列针对DDR2 DIMM负载进行了优化，能精确控制传输至模块上的每一个DRAM信号，从而使新寄存器的DDR2寄存存储模块的性能达到最佳。

奇梦达交付首批DDR3 SO-DIMM样品

DRAM供应商奇梦达（Qimonda）宣布，该公司已经向ATI供应了业内首批DDR3 SO-DIMM（双数据率3小外型双线内存模组）样品。DDR3将成为服务器系统、台式机和笔记本电脑用高速、低功率组件与模组的新一代标准。搭载奇梦达DDR3 SO—DIMM内存技术的第一批笔记本电脑预期将在2007年开始供应。