双沿调制的四开关Buck-Boost变换器

与传统的Buck—Boost变换器相比，四开关Buck—Boost变换器具有输入输出同极性、开关管电压应力低等优点。该文针对四开关Buck—Boost变换器在通信电源分布式系统中的应用，提出三模式双频双沿调制的控制策略。该控制策略将变换器分成Buck单元和Boost单元，此两单元分别采用后沿调制和前沿调制，并且在Buck—Boost工作模式时，开关频率由Buck以及Boost模式的200kHz降到40kHz，以提高变换器的效率。实验室制作了一台48V（33-75V）输入48V／6．25A的样机，对所提出的控制策略进行验证。试验结果表明所得结论正确。

双输入Buck变换器的交错双沿调制方法

在多种新能源联合供电系统中,采用多输入直流变换器代替多个单输入直流变换器,能够简化电路结构,降低系统成本。首先分析了双输入Buck变换器的输入输出关系,它只决定于两只开关管的占空比,而与驱动信号的相位无关。然后分析了两只开关管的驱动信号之间的相位差与电感电流纹波的关系,采用交错双沿调制方法,使得电感电流纹波最小,由此可以提高变换器的动态响应速度和功率密度。搭建了一个400W的原理样机,实验结果验证了交错双沿调制方法的有效性。

密实充填面双沿空留巷矿压及围岩变形规律研究

为探明双沿空留巷密实充填工作面的巷道及覆岩运动及应力的演化规律,对充填体工作面超前支承应力显现及沿空留巷围岩变形进行了现场实测和数据分析。研究表明:相较于垮落法,充填工作面超前支承应力影响范围明显减小,矿山压力显现较弱;充填体内部应力变化分为初始应力区、应力增高区和应力平稳区,与采空区顶板运动的小变形区、剧烈变形区、变形稳定区相对应;沿空留巷围岩变形较显著,前期顶底板变形量大于两帮变形,应加强顶板支护,后期围岩稳定后的移近速度仍大于2.4mm/d,仍需定期维护。

一种基于双沿输出的14位4GS/s RF DAC设计

介绍了一种基于双沿输出的14位4 GS/s RF DAC电路设计。该电路采用0.18μm CMOS工艺实现,电路主要包含LVDS接收同步、高速温度计译码器、高速MUX、数据同步电路、DAC核等单元。该电路实现4 GS/s数据率的核心是双沿输出技术。采用该技术只需处理2 GHz时钟,与传统单沿输出DAC相比,时钟频率减少了一半。测试电路能在4 GS/s数据率下正常工作。

一种CMOS静态双沿顺序脉冲发生器的设计

提出一种基于CMOS技术的静态双沿顺序脉冲发生器结构。他是由以基于CMOS二选一选择器的电平型触发器构成的记忆单元和一个与门阵列组成的转译单元构成的。与门阵列的转译单元使顺序脉冲发生器在时钟上升沿和下降沿处均能输出移位脉冲,从而形成双沿触发的功能。仿真验证其功能正确,且根据分析该结构不仅能够节省芯片面积,还可以大大减小芯片的功耗。

双沿空掘巷高性能锚杆支护技术的应用

结合工程实例介绍了双沿空掘巷高性能锚杆锚带网支护技术的应用。高性能锚杆锚带网支护可有效地维护巷道稳定 ,技术经济效益显著。

一种CMOS双沿触发器的设计

基于CMOS传输门,分析了单、双沿触发器的逻辑结构,分析了一种晶体管数较少的CMOS双沿触发器,并用PSPICE程序进行了模拟,结果表明这种双沿触发器具有完整的逻辑功能,且具有结构简单、延迟时间短和数据处理能力高的优点,另外,与传统的单沿触发器相比,其功耗大约减少了61%。

双沿空工作面过老巷快速回采经验总结

谢桥矿西翼B组采区6煤层三阶段12326工作面是双沿空工作面,过穿煤层及沿煤层老巷的管理,通过采取超前加固措施,强化了过巷期间的顶板管理,确保了工作面安全高效回采。

双沿调制的双管Buck-Boost变换器

双管Buck-Boost变换器具有输入输出同极性、开关管应力低等优点,同步方式下开关损耗严重,非同步方式下采用交错、双沿控制方式,变换器的效率有所改善。为进一步提高双管Buck-Boost变换器的效率,提出了一种两模态双沿调制的控制策略,通过对变换器在任意占空比、任意移相情况下的开关控制方式进行详细讨论和分析,并比较四种开关方式的几个主要特性的优劣,得出两模态双沿调制的控制策略可有效降低变换器电感平均电流、减少工作的开关数量并提高效率的结论,最后通过搭建仿真模型,验证了其正确性和有效性。

锚杆支护在双沿空沿底煤巷的应用

以23111轻放工作面为例,介绍煤巷锚杆支护在特殊条件下的应用,针对现场施工采取的施工措施、以及巷道支护的效果和经济效益。

双沿空煤巷锚杆支护技术

介绍了在双沿空条件下煤巷锚杆支护技术,针对施工条件提出了切实可行的锚杆支护设计、施工工艺,根据矿压监测结果分析了试验所取得的支护效果及技术经济效益。

宽输入电压范围下隔离型全桥Boost变换器的高效率控制

本文提出了一族隔离型的Buck-Boost变换器以适应宽输入电压范围并要求隔离的应用场合,以全桥(Full-Bridge,FB)Boost变换器作为其典型电路之一在文中展开分析。考虑占空比的丢失,提出了基于移相控制的双沿调制策略以减小整个输入电压范围内的电感电流脉动。为实现变换器可靠高效的工作,提出了三模式双频控制策略。三模式双频控制策略下,输入电压被分为低、中、高三个电压区间,分别对应于FB-Boost变换器的Boost、FB-Boost和FB三个工作模式。由于FB-Boost模式下电感电流脉动较小,可以降低该模式下Boost单元的开关频率以减小开关损耗,进一步提高效率。为验证设计和控制策略的有效性,搭建了一台输入电压250～500V,输出电压360V,额定功率6kW的原理样机,整个输入电压范围内变换器都具有较高的效率,最高效率为97.2%。

一种时间-数字转换NIM插件的研制

介绍一种实现时间-数字转换（TDC）功能的单插宽NIM插件的研制。该TDC插件主要包括基于CPLD的13Bit双沿触发计数器与相关逻辑控制电路，基于高速比较器的NIM-TTL电平转换电路，基于ARM微处理器的读数与通讯控制电路，以及电源变换电路等单元电路。它有两组输入端口，分别用于接收来自两个输入端或同一输入端上顺次到达的Start和Stop信号。采用50MHz基准时钟时，该插件的有效时间间隔测量范围为0-81.91bts，最小分辨率为10ns。初步参数测试结果，以及在“子寿命测量实验中的应用效果均表明，该TDC插件具有线性度好、电路简洁、可靠性高、功耗低，成本低，而且易于升级等特点。

一种基于VHDL的乒乓操作控制法的研究

本文将乒乓操作的控制方法应用于双通道频率/数字的数据采集中,介绍了这种逻辑结构的设计。重点论述了在VHDL中,如何通过脉冲信号边沿(上升沿或下降沿)的脉冲化,信号延迟分析和初始值保持等方法来实现这种由双沿信号产生的逻辑控制信号的方法。这样就解决了在VHDL一个PROCESS过程语句中不能实现双沿判断的缺点。这种控制方法延时小,整个过程的动作衔接紧密,自动化程度较高。同时,可以通过提高采集时钟CLK的频率来进一步减小延时。本方法在QUARTERSⅱ5.1软件中通过时序仿真,并下载到cycloneⅱ芯片中验证,完全能满足设计的要求。

一种单稳态倍频电路的实现

主要研究了一种新型CMOS倍频电路,该电路基于单稳态的原理,采用双沿触发,经过Spectre仿真验证具有完整的功能,并在CSMC0.5μm工艺下得到实现。仿真结果表明这种单稳态倍频器可以将25MHz时钟倍频为50MHz,并且具有结构简单,数据处理快的特点,目前被应用于一款场致发射显示驱动芯片中,用于提高数据的传输速率。由于工作频率减半,所以与单沿触发的单稳态电路系统比较,系统功耗降低。

宽输入全桥Buck-Boost变换器控制策略研究

针对全桥Buck-Boost(FBBB)变换器在宽输入电压范围内高散热需求、低效率、可靠性差等问题,提出了一种宽输入FBBB变换器多模式控制策略。该策略根据输入电压与输出电压的关系确定变换器的工作模式,采用平均电流控制与双沿调制、移相控制相结合的方式,实现FBBB变换器在降压、升压和升降压模式之间平滑过渡,变换器工作在有效占空比区间,对电感电流进行有效控制,确保变换器安全可靠工作。使用Type-Ⅲ型补偿网络来改善控制环路,实现高精度输出和快速动态响应。最后通过搭建仿真模型,验证了其正确性和有效性。

基于离散相位差检测的频率测量方法

针对传统测周法进行频率测量时存在1个测量时钟周期的固有误差的问题,提出了离散相位差检测的频率测量方法。该方法首先对测量时钟的上升沿和下降沿进行计数,使误差降低到测量时钟的1/2,然后结合阻容延时存储的相位差信息,进行N段离散采样对比,从而获得测量时钟与被测信号的相位差。通过相位差的补偿,使测量误差降低到测量时钟的1/2N。理论分析和实验验证表明,该方法在测量时钟频率无法进一步提高时,通过增加离散分段数N,可以使测量不确定度和测量误差都得到大幅降低,有利于提高频率测量的精确度。

高性能2.5Gbps PCI Express并串转换电路的设计

并串转换电路作为PCI Express物理层(PHY)发送端的重要模块之一,将来自PCS(Physical codingsublayer)子层的10bit并行数据转换成1bit串行数据.该文提出并实现了一种高性能并串转换电路,采用0.18μm工艺版图实现,反标寄生参数后使用spice进行仿真,仿真结果证明该电路可在1.0 GHz^1.5GHz稳定工作,其最高数据传输速度达到3Gbps,完全达到了预期效果.

松散煤层锚杆支护技术研究

论述了在采空区下松散煤层双沿空大断面掘巷采用新型高性能预拉力锚杆支护的方法 ,这种支护方式技术上可行 ,安全可靠 ,经济效益明显 ,为类似煤层开采提供了一条新的途径 。

低功耗格雷码计数器ASIC设计

针对工业用旋转编码器圈数计量需求,设计了一种低功耗、高可靠性的格雷码计数器芯片。采用多级休眠唤醒模式配合时钟门控,保证平均工作功耗小于30μA,电池供电续航5-10年。针对RC时钟频率漂移,格雷码信号不稳定等问题,引入了时钟校准和码距滤波方式加以解决,增强了系统的可靠性。采用双时钟沿触发寄存器取代标准D触发器的设计,保证了0.25μm 2.5V工艺电路,在1.8V供电条件下也可正常工作。