期刊文献+
共找到34篇文章
< 1 2 >
每页显示 20 50 100
最小静态随机存取存储器元件研制成功
1
《世界电子元器件》 2009年第1期10-10,共1页
日本东芝公司、美国IBM和AMD公司近日联合发表新闻公报,这3家公司共同利用鳍式场效晶体管开发出面积仅0.128平方微米的静态随机存取存储器(SRAM)元件,并确认这种世界上最小的SRAM元件能够正常工作。
关键词 静态随机存取存储器 元件 日本东芝公司 AMD公司 sram IBM 晶体管
下载PDF
双端口静态存储器测试方法研究 被引量:4
2
作者 李盛杰 张碚 顾颖 《计算机与数字工程》 2015年第1期83-86,112,共5页
随着信息化和数字化技术的发展,双端口静态存储器在高速多处理器系统中广泛应用。其具有的高性能提高了存储器测试的复杂度,增加了测试时间。在保证测试覆盖率的情况下降低测试复杂度和测试时间是双端口静态存储器测试的关键。论文分析... 随着信息化和数字化技术的发展,双端口静态存储器在高速多处理器系统中广泛应用。其具有的高性能提高了存储器测试的复杂度,增加了测试时间。在保证测试覆盖率的情况下降低测试复杂度和测试时间是双端口静态存储器测试的关键。论文分析了双端口静态存储器的结构和功能,研究了双端口静态存储器的读写功能失效模式和仲裁控制模块功能失效模式,并提出了一种"同测"方法的测试算法设计,给出了基于V93000测试系统的实现方法,有效地减少了测试向量操作长度,提高了测试效率。 展开更多
关键词 端口静态存储器 测试算法 测试向量 同测
下载PDF
基于V93000的异步双端口静态存储器测试研究 被引量:4
3
作者 韩森 常艳昭 苏洋 《电子质量》 2020年第10期38-44,共7页
随着计算机应用领域的不断发展,处理的信息量越来越多,对存储器的工作速度和容量要求也越来越高,异步双端口静态存储器在高速多处理系统中广泛应用。因此,研究异步双端口静态存储器测试具有十分重要意义。该文以IDT公司的IDT70V631S高速... 随着计算机应用领域的不断发展,处理的信息量越来越多,对存储器的工作速度和容量要求也越来越高,异步双端口静态存储器在高速多处理系统中广泛应用。因此,研究异步双端口静态存储器测试具有十分重要意义。该文以IDT公司的IDT70V631S高速256K*18异步双端口静态存储器器件为例,介绍了异步双端口静态存储器的基本工作原理,阐述了基于V93000测试系统的MTP软件生成测试向量的方法,从而更高效、简便地对异步双端口静态存储器进行评价。 展开更多
关键词 异步端口静态存储器 MTP V93000
下载PDF
双端口存储器的研究与应用 被引量:2
4
作者 张华 李娟 《大庆师范学院学报》 2009年第3期16-18,共3页
随着嵌入式系统的不断发展和应用,数据的存储速度和方式已受到越来越多人的关注。数字信号处理器能实时快速地实现各种数字信号处理算法,而DSP的控制功能不强,可以采用8051单片机控制数据采集板。而单片机与DSP处理器通过双口RAM进行通... 随着嵌入式系统的不断发展和应用,数据的存储速度和方式已受到越来越多人的关注。数字信号处理器能实时快速地实现各种数字信号处理算法,而DSP的控制功能不强,可以采用8051单片机控制数据采集板。而单片机与DSP处理器通过双口RAM进行通信,同时双口RAM的控制信号通过译码电路得到。通过双口RAM IDT7133的构造、工作原理及其在DSP和单片机的应用方面,详细地介绍了双口RAM。 展开更多
关键词 端口存储器 数字信号处理器 静态MOS存储器
下载PDF
一种新颖的双端口数据高速缓冲存储器
5
作者 张卫新 单睿 侯朝焕 《微电子学》 CAS CSCD 北大核心 2003年第6期537-540,共4页
 VLIW体系结构是媒体处理器的首选技术。解决处理器内核与访存之间的数据瓶颈,可以采用双Load/Store单元。为此,需要开发具有双端口访问能力的数据高速缓冲存储器。通过分析双端口情况下的系统工作时序、缺失(miss)处理和替换算法,设...  VLIW体系结构是媒体处理器的首选技术。解决处理器内核与访存之间的数据瓶颈,可以采用双Load/Store单元。为此,需要开发具有双端口访问能力的数据高速缓冲存储器。通过分析双端口情况下的系统工作时序、缺失(miss)处理和替换算法,设计并实现了一个4路组相连、容量为16kB的双端口数据高速缓冲存储器。通过在高速缓冲存储器内使用双端口SRAM,使其具有真正双端口并行访问能力,提高了处理器内核的数据吞吐能力。 展开更多
关键词 高速缓冲存储器 端口 超长指令字 微处理器 sram Load/Store
下载PDF
单向双端口SRAM的测试算法 被引量:1
6
作者 刘伟 周玉梅 叶青 《固体电子学研究与进展》 CAS CSCD 北大核心 2005年第1期89-92,共4页
描述了一种检测单向双端口 SRAM失效的算法 ,采用了基于字的测试方法 ,可以有效地检测字间失效、字内失效和同时读写失效 ,具有失效覆盖率高和测试时间复杂度低的优点。
关键词 单向端口静态存储器 失效模型 队列测试
下载PDF
用于OLED显示驱动芯片的双端口SRAM设计 被引量:1
7
作者 邱安平 陈志良 《半导体技术》 CAS CSCD 北大核心 2008年第7期635-638,共4页
详细描述了一种集成在OLED显示驱动芯片中的双端口SRAM设计。从电路和版图两方面对SRAM的核心部分进行了详细描述,并且设计了一种用于灰度OLED显示驱动芯片的132×64×6 bit的双端口SRAM。基于0.35μm CMOS工艺进行了芯片流片... 详细描述了一种集成在OLED显示驱动芯片中的双端口SRAM设计。从电路和版图两方面对SRAM的核心部分进行了详细描述,并且设计了一种用于灰度OLED显示驱动芯片的132×64×6 bit的双端口SRAM。基于0.35μm CMOS工艺进行了芯片流片及测试,得到了正确的测试结果并已成功应用于一款OLED显示驱动芯片中。 展开更多
关键词 静态随机存取记忆体 端口 片内集成 有机发光二极管显示器 灰度
下载PDF
双端口SRAM抗写干扰结构的优化设计 被引量:2
8
作者 李学瑞 秋小强 刘兴辉 《半导体技术》 CAS 北大核心 2023年第7期617-623,共7页
针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平... 针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平复制操作的开启时间,提高了数据写入SRAM的速度,使设计的SRAM可在更高频率下正常工作,同时降低了动态功耗。仿真结果显示,在0.9 V工作电压下,相对于经典位线电平复制结构,采用新结构设计的SRAM的写入时间缩短了约27.4%,动态功耗降低了约48.1%,抗干扰能力得到显著提升。 展开更多
关键词 端口静态随机存储器(sram) 位线电平复制 写干扰 控制逻辑 数据写入时间
下载PDF
基于双MCU与双端口SRAM的高速传感系统设计
9
作者 宋玉琢 徐建 +1 位作者 刘文林 魏文菲 《武汉轻工大学学报》 CAS 2023年第5期114-120,共7页
随着半导体设备的广泛使用,对传感器测量系统的需求也大大增加,传统的传感器测量系统将MCU(微控制单元)与传感器组合使用,用于实时采集、处理和分析数据,但是受限于存储容量、处理速度、测量精度等无法满足高速实时处理数据的需求。基于... 随着半导体设备的广泛使用,对传感器测量系统的需求也大大增加,传统的传感器测量系统将MCU(微控制单元)与传感器组合使用,用于实时采集、处理和分析数据,但是受限于存储容量、处理速度、测量精度等无法满足高速实时处理数据的需求。基于此,设计了一种基于双端口SRAM的高速传感系统,使用双MCU结合双端口SRAM结构实现更高的数据吞吐量和更快的处理速度。测试表明,在相同主频和相似程序工作流程下,双MCU传感系统比单MCU传感器测量系统的工作时间更快,且双MCU系统完成相同工作所需的时间随着芯片的主频的降低,差距成倍增加。研究结果为采用低主频芯片实现高实时性响应系统提供了思路。 展开更多
关键词 微控制单元(MCU) 端口静态随机存取存储器(sram) 高速传感系统 实时性
下载PDF
普通RAM的双端口应用
10
作者 王宏民 邹积慧 《黑龙江电子技术》 1999年第3期5-6,9,共3页
主要论述关于普通RAM的另一种应用形式。通过适当的时序逻辑设计,将单一数据端口的RAM以双端口的形式进行应用。本文所讨论的是使用单一的RAM完成相同的双端口功能。
关键词 存储器 端口 单片机 sram
下载PDF
存储器
11
《世界电子元器件》 2004年第12期23-23,共1页
CY7C0833:双端口RAM;TransFlash:存储器模块;K7R643684M:SRAM;
关键词 存储器 端口RAM sram 闪存 模块 PE
下载PDF
基于Cadence软件下的SRAM 6T存储单元的介绍与设计
12
作者 张斐洋 《中国新通信》 2017年第22期74-77,共4页
文章主要以静态随机存储区(SRAM)6T存储单元为基础,首先介绍了6T存储单元的基本结构与工作原理,并总结了其优缺点。然后使用cadence软件中的Virtuoso@Schematic Editing对6管单元电路进行设计以实现读写的基本功能。最后在单管电路的基... 文章主要以静态随机存储区(SRAM)6T存储单元为基础,首先介绍了6T存储单元的基本结构与工作原理,并总结了其优缺点。然后使用cadence软件中的Virtuoso@Schematic Editing对6管单元电路进行设计以实现读写的基本功能。最后在单管电路的基础上,通过外围电路的搭建与体系结构的设计,实现一款基于深亚微米CMOS工艺下的128×8位的SRAM设计。 展开更多
关键词 静态随机存取存储器 CMOS 6管单元 深亚微米sram设计 电路仿真
下载PDF
赛普拉斯提供业界密度最高、带宽最大的真正双端口RAM
13
《集成电路应用》 2003年第9期51-51,共1页
关键词 赛普拉斯半导体公司 密度 带宽 端口RAM 随机存取存储器
下载PDF
双端口RAM:赛普拉斯
14
《通讯世界》 2003年第9期85-85,共1页
关键词 端口RAM 赛普拉斯半导体公司 随机存取存储器 带宽
下载PDF
用0.8μm工艺技术设计的65-kb BiCMOS SRAM 被引量:4
15
作者 董素玲 成立 +1 位作者 王振宇 高平 《半导体技术》 CAS CSCD 北大核心 2003年第6期44-48,共5页
设计了一种65-kb BiCMOS静态随机存取存储器(SRAM)的存储单元及其外围电路,提出了采用先进的0.8mm BiCMOS工艺,制作所设计SRAM的一些技术要点。实验结果表明,所设计的BiCMOSSRAM,其电源电压可低于3V,它既保留了CMOS SRAM低功耗、高集成... 设计了一种65-kb BiCMOS静态随机存取存储器(SRAM)的存储单元及其外围电路,提出了采用先进的0.8mm BiCMOS工艺,制作所设计SRAM的一些技术要点。实验结果表明,所设计的BiCMOSSRAM,其电源电压可低于3V,它既保留了CMOS SRAM低功耗、高集成密度的长处,又获得了双极型(Bipolar)电路快速、大电流驱动能力的优点,因此,特别适用于高速缓冲静态存储系统和便携式数字电子设备中。 展开更多
关键词 0.8μm工艺技术 静态随机存取存储器 BICMOS sram 极互补金属氧化物半导体器件 输入/输出电路 地址译码器
下载PDF
边界扫描SRAM簇板级互连测试研究 被引量:1
16
作者 李桂祥 刘明云 +1 位作者 杨江平 项建涛 《半导体技术》 CAS CSCD 北大核心 2004年第3期61-66,共6页
由于边界扫描结构的复杂与费用的关系,在现代电子电路中广泛使用的静态随机存取存储器还很少包含边界扫描结构。本文提出了一种能完全实现SRAM簇互连测试的方法,该方法能检测SRAM簇控制线、数据线和地址线的板级互连故障,且测试长度较短。
关键词 边界扫描 sram 板级互连 静态随机存取存储器 测试
下载PDF
大数据中心固态存储技术研究
17
作者 郎为民 安海燕 +1 位作者 姚晋芳 赵毅丰 《电信快报(网络与通信)》 2018年第2期1-5,共5页
比较SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)、闪存、磁盘和磁带等存储技术的性能,描述存储器层次结构,分析大数据中心云存储系统部署固态硬盘需克服的限制条件及两种用于遏制写入放大的技术,列举RAMCloud和Memcached两大... 比较SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)、闪存、磁盘和磁带等存储技术的性能,描述存储器层次结构,分析大数据中心云存储系统部署固态硬盘需克服的限制条件及两种用于遏制写入放大的技术,列举RAMCloud和Memcached两大实例,说明一致性散列算法的原理和应用。 展开更多
关键词 大数据中心 固态存储 sram(静态随机存取存储器) DRAM(动态随机存取存储器) RAMCloud MEMCACHED
下载PDF
双单片机通讯在自动化控制中的应用
18
作者 杨威 《通讯世界》 2016年第8期49-49,共1页
本文介绍一种高性能的双端口静态随机存取器,并在焊接自动化控制中得以应用。
关键词 自动化控制 单片机通讯 应用 随机存取 端口 静态
下载PDF
Azimuthal dependence of single-event and multiple-bit upsets in SRAM devices with anisotropic layout 被引量:2
19
作者 张战刚 刘杰 +10 位作者 侯明东 孙友梅 苏弘 古松 耿超 姚会军 罗捷 段敬来 莫丹 习凯 恩云飞 《Nuclear Science and Techniques》 SCIE CAS CSCD 2015年第5期69-75,共7页
Experimental evidence is presented showing obvious azimuthal dependence of single event upsets(SEU) and multiple-bit upset(MBU) patterns in radiation hardened by design(RHBD) and MBU-sensitive static random access mem... Experimental evidence is presented showing obvious azimuthal dependence of single event upsets(SEU) and multiple-bit upset(MBU) patterns in radiation hardened by design(RHBD) and MBU-sensitive static random access memories(SRAMs), due to the anisotropic device layouts. Depending on the test devices, a discrepancy from 24.5% to 50% in the SEU cross sections of dual interlock cell(DICE) SRAMs is shown between two perpendicular ion azimuths under the same tilt angle. Significant angular dependence of the SEU data in this kind of design is also observed, which does not fit the inverse-cosine law in the effective LET method. Ion trajectory-oriented MBU patterns are identified, which is also affected by the topological distribution of sensitive volumes. Due to that the sensitive volumes are periodically isolated by the BL/BLB contacts along the Y-axis direction, double-bit upsets along the X-axis become the predominant configuration under normal incidence.Predominant triple-bit upset and quadruple-bit upset patterns are the same under different ion azimuths(Lshaped and square-shaped configurations, respectively). Those results suggest that traditional RPP/IRPP model should be promoted to consider the azimuthal and angular dependence of single event effects in certain designs.During earth-based evaluation of SEE sensitivity, worst case beam direction, i.e., the worst case response, should be revealed to avoid underestimation of the on-orbit error rate. 展开更多
关键词 sram 各向异性 方位角 单事件 翻转 静态随机存取存储器 器件 设计模式
下载PDF
Predictive approach of SEU occurrence induced by neutron in SRAM and EEPROM
20
作者 金晓明 杨善潮 +7 位作者 李达 张文首 王晨辉 李瑞宾 王桂珍 白小燕 齐超 刘岩 《Nuclear Science and Techniques》 SCIE CAS CSCD 2015年第5期83-87,共5页
A simulation approach is developed to obtain the linear energy transfer(LET) spectrum of all secondary ions and predict single event upset(SEU) occurrence induced by neutron in memory devices. Neutron reaction channel... A simulation approach is developed to obtain the linear energy transfer(LET) spectrum of all secondary ions and predict single event upset(SEU) occurrence induced by neutron in memory devices. Neutron reaction channels, secondary ion species and energy ranges, and LET calculation method are introduced respectively. Experimental results of neutron induced SEU effects on static random access memory(SRAM) and programmable read only memory(EEPROM) are presented to confirm the validity of the simulation results. 展开更多
关键词 EEPROM 中子诱发 sram SEU 预测 静态随机存取存储器 可编程只读存储器 离子种类
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部