科学计算双路并行I/O优化方法

科学计算数据集由数据和元数据组成.一般条件下,数据的尺寸较大,元数据尺寸较小.传统的高性能计算机并行文件系统可以高效率地读写大块连续数据,但是无法高效率地读写大量较小块的元数据.一旦大块数据和小块元数据两类读写特征混杂在一起,元数据将较严重地干扰并行I/O,造成性能的下降.为此,文中提出数据与元数据分治的双路并行I/O方法.该方法在高层I/O库中建立内存文件系统与并行文件系统两级存储,在存储资源之间并行迁移科学计算元数据.一方面降低较频繁读写元数据的I/O延迟,另一方面改变科学计算数据的存储特征与存储模式,从而提高科学计算应用、尤其是数据分析与可视化等读入密集型应用的I/O效率.测试表明,双路并行I/O方法可提高写性能8%~13%,提高读性能89%到1.01倍.

一种基于电感的改进双路交错并行架构均衡拓扑研究

电池均衡已成为新能源汽车领域研究的热点,其中主动均衡是目前主要的研究方向。为了加快电池组的均衡速度,在双路交错并行架构式均衡拓扑的基础上,通过对均衡单元进行分档控制,使均衡电流一直保持在较高的水平。在Simulink中搭建了8节电池的均衡模型并对其进行仿真,将SOC初值分别设定为三种不同情况,试验结果表明,在第一种SOC初值条件下,改进前的均衡拓扑用时992.57 s完成均衡,改进后的均衡拓扑用时655.01 s完成均衡,均衡时间减少了34%;在第二种SOC初值条件下,改进前的均衡拓扑用时226.52 s完成均衡,改进后的均衡拓扑用时121.54 s完成均衡,均衡时间减少了46%;在第三种SOC初值条件下,改进前的均衡拓扑用时197.24s完成均衡,改进后的均衡拓扑用时82.34s完成均衡,均衡时间减少了58%;表明改进后的均衡拓扑可以有效提高均衡速度。

基于并行双路卷积神经网络的安全帽识别

文章针对人工监看视频判断是否佩戴安全帽的低效率现状,改进LeNet_5,提出一种并行双路卷积神经网络方法识别安全帽。该方法在输入通道添加图像的HOG特征通道,然后通过两路输入图像尺寸和层次深度不同的卷积神经网络并将所得图像特征进行串接融合,输入SVM识别人体,最后结合目标区域的颜色特征判别安全帽。实验结果表明,文中方法能更有效识别多姿态施工现场人员,并且适应多样的施工场景,达到0.867的安全帽识别率。

基于N/8点FFT核的MDCT/IMDCT快速实现方案

数字音频编解码系统采用MDCT/IMDCT实现时间-频率域的互换,以消除音频分帧引起的时间域混叠效应.本文提出一种新的MDCT/IMDCT快速实现方案,基于N/8点FFT变换核,采用奇偶双路并行和蝶型单元技术,与现有快速算法相比,运算速度和吞吐能力均提高一倍,并且该方案既可以实现MDCT正变换,也可以实现相应的反变换.为了验证方案的正确性,在Altera FPGA开发板上完成了N=256点MDCT的实验.结果表明,该实现方案在运算速度和数据吞吐率等方面取得很大的改进.

蛋白质序列比对算法的研究

Needleman-Wunsch算法和Smith-Waterman算法是蛋白质序列比对的两种重要方法,根据实际需要选择不同的计分矩阵和算法可以达到较好的比对结果。但这两种算法有其缺陷,本文在此两种算法的基础上提出以链队列的形式遍历所有最优匹配的算法,并优化了得分矩阵的计算方法,提出双路并行计算得分矩阵的方法。

SM3算法高速ASIC设计及实现

详细介绍了SM3算法流程,对其控制流和数据流进行相应的硬件设计.控制流硬件设计中,重点分析了消息填充过程中状态机的设计;数据流硬件设计中,提出一种双路并行结构加法器(Two Parallel Road Adder,TPRA)的设计方法,同时结合CSA结构的应用,极大地优化了关键路径的时钟延时,最终完成SM3算法高速ASIC设计.在65nm工艺库下进行综合,数据吞吐率可以达到3.37GB/s,能够满足快速、高效地生成消息摘要的需求.