DFN封装翘曲和应力分析与优化

回流焊过程中,双边扁平无引脚(DFN)封装会因为巨大的温度变化产生翘曲和应力,影响超高频射频识别(RFID)芯片的性能和可靠性。选取DFN3封装为例从理论方面分析结构和材料参数对封装翘曲和应力的影响,发现减小环氧塑封料(EMC)热膨胀系数(CTE)、增大其杨氏模量均能减小封装翘曲;通过有限元仿真分析得出的结论与理论分析相一致。为了减小封装翘曲和应力,选定具有更小CTE的9240HF10AK-B3 (Type R)作为新型EMC。通过有限元仿真结果对比发现,在25℃时,采用新型EMC的封装翘曲增大了16.8%,应力减小了4.1%;260℃时,其封装翘曲减小了45.7%,应力减小了9.2%。同时,新型EMC的RFID芯片标签回波损耗较之前优化了6.59%。

具有高电流密度的小电流沟槽肖特基势垒二极管

研制了一种DFN1006-2L封装的小电流沟槽肖特基势垒二极管,其具有高电流密度、超低正向压降和低漏电特性。与常规平行条状结构排布的沟槽肖特基势垒二极管不同,该器件采用圆形网状结构排布设计,增加了器件中肖特基区域面积,提高了电流密度、降低了正向压降。该器件基于6英寸(1英寸=2.54 cm)CMOS工艺平台制备。与采用SOD-323封装的1 A、40 V平面小电流肖特基势垒二极管B5819WS相比,通过对沟槽结构关键尺寸和工艺条件的设计和优化,封装尺寸缩小88%,电流密度555 A/cm^(2)下正向压降典型值为0.519 V,反向电流100μA下反向击穿电压为48.98 V,反向电压40 V下反向漏电流为3.02μA。该器件具有更高的电流密度,可满足印制电路板(PCB)小型化需求。