多值低功耗双边沿触发器设计

通过分析现有基于二值时钟的二值双边沿触发器的设计思想,设计了基于二值时钟的三值双边沿触发器.进一步利用多值时钟的多个跳变沿设计了基于三值时钟的三值双边沿触发器,充分利用了多值信号携带信息量大的优点,设计的三值双边沿触发器结构简单.模拟结果表明,设计的三值双边沿触发器具有正确的逻辑功能,并可以大幅降低功耗.

基于C单元的抗干扰低功耗双边沿触发器

快速增长的功耗是VLSI设计中的重要问题,特别是输入信号中存在毛刺,双边沿触发器的功耗将会显著增大。为了有效降低功耗,提出了一种基于C单元的抗干扰低功耗双边沿触发器AILP-DET,结构采用快速的C单元,不仅能够阻塞输入信号存在的毛刺,阻止触发器内部冗余跳变的发生,降低晶体管的充放电频率;而且增加了上拉-下拉路径,降低了其延迟。相比现有的双边沿触发器,AILP-DET只在时钟边沿采样,有效降低了功耗。通过HSPICE仿真,与10种双边沿触发器相比较,AILP-DET仅仅增加了7.58%的延迟开销,无输入毛刺情况下总功耗平均降低了261.28%,有输入毛刺情况下总功耗平均降低了46.97%。详尽的电压温度波动分析表明,该双边沿触发器对电压、温度等波动不敏感。

基于毛刺阻塞原理的低功耗双边沿触发器

当输入信号存在毛刺时,双边沿触发器的功耗通常会显著增大,为了有效降低功耗,提出一种基于毛刺阻塞原理的低功耗双边沿触发器。在该双边沿触发器中,采用了钟控CMOS技术C单元。一方面,C单元能有效阻塞输入信号存在的毛刺,防止触发器锁存错误的逻辑值。另一方面,钟控CMOS技术可以降低晶体管的充放电频率,进而降低电路功耗。相比其他现有双边沿触发器,该双边沿触发器在时钟边沿只翻转一次,大幅度减少了毛刺引起的节点冗余跳变,有效降低了功耗。与其他5种双边沿触发器相比,该双边沿触发器的总功耗平均降低了40.87%~72.60%,在有毛刺的情况下,总功耗平均降低了70.10%~70.29%,仅增加22.95%的平均面积开销和5.97%~6.81%的平均延迟开销。

时钟边沿可控双边沿触发器设计及其应用

本文设计了时钟边沿可控双边沿触发器,在传统的双边沿触发器内部增加时钟控制电路,实现对单个时钟边沿的控制。同时,提出了基于隔态封锁技术的时序电路设计方法,可封锁时钟信号中所有冗余边沿的触发行为。HSPICE模拟与能耗分析证明,本文设计的电路不仅能够封锁所有的冗余时钟边沿的触发,而且可以简化组合电路部分的设计,从而实现更低的系统功耗。

三值DYL电路中的双边沿触发器

该文通过对多β晶体管的开关特性分析,结合其射极输入、射极输出、高速工作等特点设计了三值的双边沿触发器。计算机模拟表明该设计具有正确的逻辑功能和高速工作的特性。它可用于三值DYL电路的设计。

多值低功耗双边沿触发器的简化设计

该文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义,并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中,对其进行了简化设计和模拟,指出简化设计后的触发器比原触发器结构简单,且模拟结果表明其逻辑功能正确且能有效地降低功耗。

基于低功耗双边沿JK触发器的异步时序电路设计

从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.

高性能半静态双边沿D触发器

在分析现有静态结构双边沿触发器和动态结构双边沿触发器优缺点的基础上,该文提出了半静态结构双边沿触发器设计。PSPICE模拟表明,新设计功能正确。与以往一些设计相比,新设计在功耗、速度、功耗延迟积以及减少MOS晶体管使用数目等方面都具有明显的优势,从而使新设计具有良好的综合性能。该文的另一个贡献是对双边沿触发器性能的测试方法进行了探讨,提出了测试双边沿触发器最高频率的新方法。

基于低功耗双边沿D触发器的任意进制异步计数器设计

从D触发器激励表入手,分别给出了采用单边沿D触发器和双边沿D触发器的2n进制异步加法计数器、减法计数器的设计方法.在此基础上,采用逻辑函数修改技术,通过实例讨论了基于单边沿D触发器和双边沿D触发器的异步任意进制计数器的设计.该设计方法方便,快速,具有一定的实用意义.

I^2L和TTL型双边沿D触发器

本文首先提出双边沿D触发器的系统设计方法,代替直观设计。接着用此法设计出I^2L型和TTL型双边沿D触发器。

双边沿动态触发器的设计及其应用

从双边沿触发器的特点出发,提出了一种双边沿动态触发器的设计方案,该触发器结构较其他几种设计方案简单。用PSPICE程序模拟证实该种触发器具有正确的逻辑功能,并且平均功耗较小。文章还介绍了该双边沿触发器在时序电路中的应用.

基于低功耗双边沿JK触发器的异步减法计数器和可逆计数器设计

从JK触发器的激励表和状态转换矢量K图出发,导出了基于单边沿JK触发器的同步、异步减法计数器和可逆计数器的设计方法,给出了双边沿JK触发器的完整状态方程,并以此为基础提出了基于双边沿JK触发器的异步减法计数器和可逆计数器的设计方法。

基于低功耗双边沿T触发器的异步时序电路设计

从T触发器的逻辑功能入手,介绍了基于单边沿T触发器和双边沿T触发器的同步时序电路设计方法,并在分析异步触发条件的基础上,分别给出了基于单边沿T触发和双沿T触发器2n进制异步计数器的设计公式。在此基础上,讨论用双边沿T触发器设计异步时序电路的方法,以十二进制计数器的设计为例验证了设计的正确性。

时钟低摆幅双边沿低功耗触发器的设计

传统的时钟低摆幅触发器由于工作方式和电路结构不够合理,使得电路的结点电容和开关活动性较大,增加了电路的开关功耗。本文通过改进传统的时钟低摆幅触发器的工作方式和电路结构,设计了一种新型的时钟低摆幅双边沿触发器——反馈保持型时钟低摆幅双边沿触发器(Feedback Keeper Low-swing Clock Double-edge-triggered Flip-flop—FK-LSCDFF)。模拟结果表明所设计的触发器具有正确的逻辑功能,跟传统的时钟低摆幅双边沿触发器相比,降低近17%的功耗。

基于多β晶体管的双边沿D触发器及其应用

通过对多 β晶体管的开关特性分析 ,结合其射极输入、射极输出、高速工作等特点设计了二值双边沿 D触发器 ,计算机模拟表明该设计具有正确的逻辑功能和高速的工作特性。文中还介绍了双边沿 D触发器在时序电路中的应用。

一种功能可配置的可逆触发器设计

不同于以往一种可逆触发器电路只能实现单一的D,T或JK触发器功能,本文在提出的3种触发器统一的次态方程基础上,设计了功能可配置的可逆单边沿和双边沿触发器.通过对输入变量的设置,提出的可逆触发器电路分别具有D,T或JK触发器逻辑功能,并能实现异步置数.提出的可逆触发器用Verilog硬件描述语言建模并用Modelsim软件仿真验证逻辑功能的正确性.相比于已有的单一功能可逆触发器,本文的可逆触发器在增加有限量子代价的基础上用单一电路实现3种不同触发器功能和异步置数.

有限状态机控制下虚拟消防疏散动态循环模拟

针对疏散行为与心理反应对分析火灾发生时人员疏散的重要意义,提出一种有限状态机控制下虚拟消防疏散动态循环模拟方法。分析传统的有限状态机,得到运行大致原理,凭借输入和输出条件之间存在的关联来构建米勒型有限状态机,同时使用优质的独热码对状态机编码,通过双边沿触发器,使用数种上下边沿来优化状态机的运行效率,构建行为模拟子模块、毒性评测和场景分析,进而组成疏散估算引擎,通过引擎分析建筑环境、烟气危害与人员行为,同时将结果融入至有限状态机内,通过状态机对虚拟消防进行疏散动态循环模拟。仿真结果证明,所提方法能够有效模拟疏散人员的动态反应特征,并且还有着运行效率快的优点。