基于55 nm CMOS工艺的2.5 Gbit/s高灵敏度跨阻放大器

基于55nm CMOS工艺,设计了一种工作速率为2.5Gbit/s的高灵敏度跨阻放大器(TIA)。TIA输入级电路采用三级反相器级联结构。为了提高动态范围,采用了双自动控制增益(AGC)电路来调节反馈电阻阻值。输入级电路后级的三级差分放大器进一步放大电压信号,并运用有源电感峰化技术来提高带宽,最后进行缓冲器输出。为了降低跨阻放大器的噪声,设计了基准带隙电路和电压偏置电路,采用温度补偿技术来保证芯片的温度稳定性。电路仿真结果表明,在误码率BER=1×10-12情况下,TIA的后仿真灵敏度为-30.2dBm,跨阻增益为87.5dBΩ,带宽为1.8GHz。在3.3V电压的条件下,功耗为119.4mW。