基于CPLD和双SRAM的发电机组状态监测系统数据采集卡设计

发电机组长期运行在高速、高载荷状态下,经常会出现一些意外的、突发性的故障。为了能够完整、准确地捕获到这些故障的前兆信号或者故障发生时的特征信号,本文设计研制了一套基于CPLD和双SRAM的发电机组状态监测系统数据采集卡用以对发电机组进行状态监测。该数据采集卡采用双SRAM交替存储机制,实现了对信号任意长度的连续采样,确保不会造成瞬态数据丢失,提高了监测的可靠性。另外,数据采集卡采用了两片四通道同步采样芯片AD7865,实现了八通道信号的同步采样,可以方便地通过键相信号获取各个测点间的相位关系,为信号分析提供了便利。

基于CPLD和双SRAM的发电机组状态监测系统数据采集卡设计

介绍了基于CPLD[1]和双SRAM的发电机组状态监测系统数据采集卡的设计。该数据采集卡采用了两片四通道同步采样芯片AD7865[2],能实现八通道信号同步采样。为了实现对信号的任意长度的连续采样,采用了双SRAM交替存储机制[3],确保不会造成瞬态数据丢失,提高了监测的可靠性。采集卡的整个工作过程由CPLD协调和控制。

双端口SRAM抗写干扰结构的优化设计

针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平复制操作的开启时间,提高了数据写入SRAM的速度,使设计的SRAM可在更高频率下正常工作,同时降低了动态功耗。仿真结果显示,在0.9 V工作电压下,相对于经典位线电平复制结构,采用新结构设计的SRAM的写入时间缩短了约27.4%,动态功耗降低了约48.1%,抗干扰能力得到显著提升。

基于双MCU与双端口SRAM的高速传感系统设计

随着半导体设备的广泛使用,对传感器测量系统的需求也大大增加,传统的传感器测量系统将MCU(微控制单元)与传感器组合使用,用于实时采集、处理和分析数据,但是受限于存储容量、处理速度、测量精度等无法满足高速实时处理数据的需求。基于此,设计了一种基于双端口SRAM的高速传感系统,使用双MCU结合双端口SRAM结构实现更高的数据吞吐量和更快的处理速度。测试表明,在相同主频和相似程序工作流程下,双MCU传感系统比单MCU传感器测量系统的工作时间更快,且双MCU系统完成相同工作所需的时间随着芯片的主频的降低,差距成倍增加。研究结果为采用低主频芯片实现高实时性响应系统提供了思路。

抗单粒子翻转的双端口SRAM定时刷新机制研究

在空间辐射环境下,存储单元对单粒子翻转的敏感性日益增强。通过比较SRAM的单粒子翻转效应相关加固技术,在传统EDAC技术的基础上,增加少量硬件模块,有效利用双端口SRAM的端口资源,提出了一种新的周期可控定时刷新机制,实现了对存储单元数据的周期性纠错检错。对加固SRAM单元进行分析和仿真,结果表明,在保证存储单元数据被正常存取的前提下,定时刷新机制的引入很大程度地降低了单粒子翻转引起的错误累积效应,有效降低了SRAM出现软错误的概率。

嵌入式双端口SRAM可编程内建自测试结构的设计

分析了嵌入式双端口SRAM的故障模型,并在此基础上提出了一种新型的针对嵌入式双端口SRAM的BIST结构；它能够有效地测试双端口SRAM,通过使用新型的指令格式能够减少指令数据量和测试时间。

双端口SRAM在数据采集系统中的应用

介绍一个实际使用中的数据采集系统。本系统通过双端口ＳＲＡＭ 的应用，解决了主机与外设（ 这里指数据采集板） 之间由于速度不一致造成的系统运行的“瓶颈”问题。

在双端口SRAM中实现同步硬件原语

在多处理器并行环境中,必须通过同步机制保证系统的一致性。硬件实现同步原语能大大减小系统开销,提高同步可靠性。本文介绍了如何在双端口SRAM中实现同步硬件原语,可在处理器不支持同步硬件原语的条件下提供可靠的同步机制。

采用双端口SRAM的主从式CPU数控系统

采用双端口ＳＲＡＭ技术的主从式ＣＰＵ数控系统在控制实时性、多轴控制及多任务操作等方面具有很大优越性。本文介绍了该系统的结构及工作机理，阐述了利用双端口ＳＲＡＭ实现主从ＣＰＵ之间稳定可靠工作的方法和机制。

基于双端口SRAM的网闸设计

物理隔离网闸是一种应用级的安全隔离系统,主要用来解决网络安全所带来的问题。基于双端口SRAM的物理网闸隔离系统采用双端口SRAM作为数据交换区,内外网处理单元通过设备驱动接口实现交换区数据的同步访问。该系统具备数据交换快,安全性能高等特点。

字线脉冲控制解决异步双端口SRAM中的写干扰

为了避免双端口SRAM中由写干扰造成的数据写入困难,利用写干扰的时钟偏移相关性提出了一种新的字线脉冲控制技术,确定了写干扰下成功写入数据所需的最小写字线脉宽,并设计了时钟沿检测电路来解决写操作造成的写干扰.采用TSN28HPM工艺,抽取RC寄生参数后进行了后端仿真,结果表明所提方案可行有效.

大容量同步双端口SRAM的仿真方法

根据大容量同步双端口SRAM(静态随机存储器)功能多、时序严格、存储单元数目巨大的特点,提出了一套用于功能复杂的大容量SRAM仿真验证的激励生成和后仿真验证方法。该方法不仅克服了Hsim仿真激励文件编写耗时、不易修改的缺点,而且解决了大容量双端口SRAM后仿真速度缓慢、占用大量硬件资源的问题,在很大程度上缩短了设计周期,保证了投片成功。芯片采用中芯国际0.13μm CMOS工艺流片,实测结果验证了该仿真方法是准确有效的。

IDT扩展用于高端手机的灵活、低功耗、异步双端口SRAM产品组合

IDT公司日前推出用于高端手机的灵活、低功耗、异步双端口新系列器件。作为处理器之间的桥接，新的IDT器件有利于手机设计人员最大限度降低设备复杂性．并通过增加的设计灵活性加快上市时间。此外．凭借增加的电源平面隔离功能，这些器件短著降低了总系统功耗。

双系统微机信息共享新方法

在一高精度导航系统的研制过程中,采用了双系统微机,双系统微机的通信成为有待解决的重要课题;介绍了一种采用双端口SRAM为主存储体的双系统微机共享信息的接口电路和软件的设计方法,在双系统微机之间建立了一个公共的存储区域,两微机能随时在公共区内存取数据,满足了系统实时、高效、精确的通信要求;该接口卡已开发完成,并多次投入使用,功能完好,性能稳定;该方法在多系统微机内外通信的接口电路中具有普遍意义,且容易实现,功能强大。

一种双系统工控机通信的接口设计与实现

阐述了一种双系统微机通信的接口设计方案,介绍采用双端口SRAM为主存储体的系统信息共享的线路设计方法,该方法使得多系统微机内外通信的接口线路简捷高效、功能强大。

嵌入式多路视频采集显示系统设计

针对当前嵌入式领域中多路视频采集显示系统的问题,提出了一种基于FPGA的新方案。给出了系统的组成结构,详细分析了设计原理和关键性问题。使用状态转移机实现了I2C总线协议和TFT-LCD控制时序信号的产生,基于分时复用技术实现了对多路视频信号采集的同步,利用双SRAM切换技术解决了读写显示缓存的冲突问题,采用组帧技术完成了隔行扫描到逐行扫描的变换。经工程化验证,系统具有采集显示效果好、成本小、功耗低等优点。

基于FPGA和USB接口的内燃机数据采集系统设计

针对传统内燃机数据采集系统采用ISA、PCI卡插卡等固定方式对内燃机工作过程进行数据采集和分析,提出一种即插即用便携式的内燃机测量系统。系统使用FPGA作为主控芯片,实现对A/D转换芯片的控制,双SRAM构成乒乓缓存器的控制以及对USB芯片读写控制。通过USB驱动程序和VB6.0实现上位机数据处理与储存的功能。

基于CPLD的高速存储设计

以CPLD为逻辑控制核心,给出了基于SRAM的高速存储电路的设计方案,介绍了两块同样的SRAM存储器IC61LV2568-8T的乒乓操作方法,同时给出了系统的硬件连接及软件层次结构,并采用Verilog HDL语言结合testbench对设计进行了验证。

一种面向无人机的图像去噪系统设计

图像去噪是无人机进行对地观测任务能够得到清晰图像的关键步骤,在当前社会多媒体技术的发展中占有极其重要的地位。文中图像采集模块使用CCD摄像头来采集视频图像[1],采集到的视频图像通过视频解码芯片和缓存模块后,再利用图像去噪模块对图像信号进行相应的去噪处理,图像去噪模块采用一种多级提升小波变换和贝叶斯阈值去噪相结合的图像去噪算法进行去噪处理,去噪后的图像通过双SRAM存储器进行缓冲,最后利用nRF2401无线收发芯片进行发送。文中设计方案能更好地提升图像的质量,效率高,成本低,且受外界环境干扰小。