节约器件的三维离散余弦正/反变换通道式算法结构

针对3D离散余弦正/反变换(DCT/IDCT)算法单元通道式结构需大量使用延时器和选择器以及不同分块器件的兼容性问题,提出一种节约延时器和选择器的通用性通道式算法单元及整体结构。首先,根据三维DCT理论提出兼容正反变换通用的通道式算法结构;建立由延时器和选择器组成的可重复使用的延时器组模型,使其具有整合性和嵌套性。然后,提出节约延时器的三维DCT通用性通道式算法单元及整体结构。最后,利用提出的节约器件的三维DCT/IDCT通道式结构对不同格式、不同大小分块的视频信号进行处理。实验结果表明,随着分块增大,提出的节约器件的方法使用的延时器和选择器的数量明显减小,当分块大小达到64×64×64时,延时器和选择器使用个数分别降低了54.7%和44.5%。得到的结果说明提出的方法可以减少延时器和选择器的使用,满足硬件对降低成本的要求,提高了能效,同时便于不同分块的集成。

基于反余弦函数变换的优化GM(1,1)模型应用研究

研究了有关提高灰色GM(1,1)模型预测精度问题。在对原始数据序列进行标准化处理基础上,结合反余弦函数变换与灰色预测模型的新陈代谢思想建立优化GM (1,1)预测模型,并用实例验证了优化GM(1,1)模型比优化模型的单个条件能获得更高的预测精度。

一种有效的修正离散余弦反变换递归算法

修正的离散余弦变换及反变换在许多领域有广泛的应用,但计算量很大。本文针对修正的离散余弦反变换提出一种迭代方法,得到了一种快速有效的算法,与已有方法相比,该方法不需要区分N的奇偶性而给出了统一的递归公式,降低了硬件实现的复杂性,可以更方便的采用VLSI实现。同时,实验表明本文的方法速度更快,效率更高,更适于解决大计算量的问题。

一种适用于高清视频解码的反离散余弦变换的VLSI实现(英文)

提出了一种面向视频处理应用的二维8×8IDCT(反离散余弦变换)处理器结构.该处理器设计利用了IDCT算法中的对称性,采用基于并行的乘累加器的结构加快处理速度.设计过程中对于有限位宽对运算结果误差及精度的影响进行了仿真与分析,并根据要求确定了运算位宽的优化值,在满足精度的条件下使芯片的面积开销最小.该处理器核的面积为48K逻辑门,能够在0.64μs内完成对一个数据块的运算,可以满足对高清晰度视频实时解码的性能需求.

二维离散余弦变换及其逆变换的VLSI实现

针对适用于H.263及H.264视频压缩协议的编解码算法,二维离散余弦变换(DCT),及二维反离散余弦变换(IDCT),设计了ASIC高速电路,并完成了电路的FPGA模拟验证。在高速算法设计方面,利用一维变换来实现二维变换,通过对变换矩阵的特殊处理,使得一维变换中只含移位和加法运算;在电路设计方面,采用流水线结构并行处理数据,用寄存器堆实现矩阵的转置。对算法及电路设计的优化和改进,大大减少了完成一个矩阵二维正反变换所需要的周期数,提高了电路的吞吐率和运算速度。ASIC设计采用0.18μm CMOS工艺,在最坏情况下,综合电路可达到的最高频率为250MHz;FPGA模拟验证最高频率可达170MHz。

医学图像的离散余弦变换

利用Matlab图像处理函数和编程技巧对医学图像进行离散余弦变换(DCT),实现图像的压缩和重建。

一种高性能的适用于AVS的二维整数逆变换实现结构

针对AVS视频标准中的整数逆变换,本文提出了一种高性能的硬件实现方案。本方案采用两个一维逆变换核和4个16×16的双口SRAM。通过合理控制SRAM的读写方式,避免了数据的预处理与后处理,流水线的深度也得到减少。在列变换时,改变数据运算次序,从而保证了4个双口SRAM不影响运算速度。处理8×8的数据块,本结构仅需要37个时钟,与传统的实现方案相比,在同等运算速度下,面积节约28%。实验表明该结构适用于采用AVS标准的HDTV编解码器。

MPEG4编码器二维DCT变换的FPGA实现及优化

本文提出了一种适用于MPEG4视频编码系统的二维DCT的FPGA设计方案,该方案具有实时、高精度、易于FPGA实现的特点。在设计中,分别对DCT的算法及实现方法进行了分析和选择;在此基础上,对系统的结构进行了优化,提出了一种不同于传统二维DCT系统的新结构。最后对IDCT单元的运算精度进行了验证。

H.264反量化编码的优化设计与FPGA验证

反量化、反变换(IQIT)是H.264解码过程中的重要环节之一.文中根据H.264规范,设计了一种节省资源的IQIT模块.通过对其中矩阵运算单元进行多次复用,大大降低了对资源的占用,并通过FPGA进行了验证.该设计结构能够满足低功耗、便携式解码设备要求.

基于CORDIC变换实现任意点MDCT与IMDCT的算法

改进离散余弦变换(MDCT)与其反变换(IMDCT)是当今主流音频压缩标准中普遍采用的时频变换单元,也是计算量最密集的模块之一。传统的解决办法是采用基于旋转坐标变换(CORDIC)的FFT快速算法完成,但这要求MDCT变换点数为2次幂。提出了1种基于CORDIC变换实现任意点数的MDCT算法,不需要ROM存储三角函数值,可应用在支持多个标准的硬件框架中。

基于全相位反余弦双正交变换的JPEG图像压缩技术

提出了一种新型的基于全相位反余弦双正交变换(APIDCBT)的JPEG图像压缩技术,APIDCBT矩阵是一种新型的变换矩阵,给出它的具体形式,提出了双正交变换与对偶双正交基向量的概念。通过与传统的离散余弦变换(DCT)进行比较,表明了APIDCBT算法可以不用量化表,节省运算时间,与DCT可达到同样的压缩效果,并且在低码率情况下优于DCT。

一维Logistic映射混沌伪随机序列统计特性研究

针对一维Logistic映射的非线性混沌动力学特性进行了分析,并提出一种混沌伪随机序列的统计特性改进算法,以求取得比一般随机数构造方法更好的统计特性。利用一维Logistic映射产生的混沌时间序列,加入反正弦与反余弦变换,对Logistic映射进行优化改进,以提高伪随机数列的统计特性。通过定性分析和定量计算发现,改进后的Logistic映射统计特性受迭代次数的限制较小,在随机性和均匀性上都优于常用的随机数列构造方法。

基于IDCT模块的数据解码器的MMA结构设计

视频信息分解在解码过程中是一项很复杂的系统工程,IDCT是数据量集中运算方法中比较理想的选择。IDCT计算量小,满足MPEG-4标准,通过XVID解码器对相关文档解码过程中,IDCT需要运算的数据量大概为解码数据总量的四分之一。MPEG-4是音、视频解码标准,同步解码是这个标准的最重要特点,加快解码进程的关键方法是构建多媒体加速单元(MMA),取消以往使用纯软件实现过程。依据移动多媒体终端(SOC)的基础,构造了二维IDCT硬件加速器,在快速LLM算法基础上,完成了8点IDCT过程计算。在行列分解过程中,采用流水线技术,通过单转置存储器(RAM)处理,加快了数据处理进程,减少了芯片面积。通过MIPS+FPGA平台,进行软、硬件相关性协同分析,证明了设计过程的可行性,以及可以在便携式多媒体专用处理器中广泛应用。

硬件资源消耗少的IMDCT分解算法

提出一种新的改进离散余弦反变换(IMDCT)分解算法,把变换长度为N点的IMDCT分解为一对N/4点的IV-型离散余弦变换(DCT-IV/DCT-IV)。该变换的实现可以共享部分资源,从而减少所需的硬件。与已有的一些IMDCT快速算法相比,新的分解算法计算效率提高了3倍;硬件实现减少了1个锁存器(20%)、4个加法器(44%)和3个乘法器(50%)。设计相应的IMDCT硬件加速器并应用于AC-3音频的实时解码,验证了该算法的实用性。

MPEG-4视频解码器一致性测试

一个特定的profile&level的解码器需要通过MPEG-4标准第四部分中定义的测试过程才能被认为是一个一致性的解码器。对这个测试过程作了较为详细的介绍,给出了MPEG-4Advancedsimpleprofile1ASP@level5的解码器的测试方法和测试过程。

DRA算法及其实时解码器设计

DRA是一种新的音频编解码标准,其在每声道64Kbit/s时重建的音质达到ITU-R规定的"人耳不可识别损伤"的主观音质评定。研究了DRA的编码与解码原理,在对解码算法进行了优化的基础上,设计并实现了基于PXA270平台的DRA实时解码器。主观听音测试结果表明,该解码器音质良好,满足实时解码应用的要求。

基于ZEVIO 1020的JPEG解码设计与实现

以LSILogic公司的双核嵌入式处理芯片ZEVIO1020为核心,构建了一个高性能的JPEG解压缩处理系统,并根据处理器中ARM9和ZSP400的配合调用机制.该系统从SD卡中获取压缩数据,经过熵编码、反量化、IDCT变换等步骤,实现了JPEG压缩数据的快速解码.实验结果表明,所设计和实现的解码系统具有高性能、高效率、低成本的特点.

HDTV音频解码系统算法优化及实现

Dolby AC-3是杜比实验室的第三代感知音频编解码系统,将心理声学模型溶入其中,大大地提高了编解码性能.本文介绍了Dolby AC-3音频标准解码算法的基本原理,并通过C程序实现该解码算法.详细推导了用两个N/4点的DCT-II来实现N点的改进离散余弦反变换(IMDCT)解码单元的优化算法,将此AC-3解码算法进行仿真试验,对仿真结果进行主客观评价.评价结果显示解码速度得到提高,为AC-3解码器的实时实现奠定了基础.

可用于HDTV解码器的基于ROM查找表的IDCT电路大规模集成电路实现

介绍了采用基于ROM查找表的全数字反离散余弦变换(IDCT)电路的算法原理及其并行架构的大规模集成电路实现.首先将二维IDCT转换为两个一维IDCT变换,根据蝶形算法进一步转换为矩阵的乘加运算.通过将连续输入的一个块的奇列或偶列的4个数据进行数据位重排,即将4个数据中相同的位组合在一起,则可用一个ROM查找表实现不同位的乘加运算.避免了硬件上的乘法器开销,具有很高的实现效率并节省硬件资源面积,因此可用于HDTV的实时解码器中,有助于降低电路的功耗.该电路已用于已开发的MPEG-2 MP@HL高清解码芯片,采用0.18μmCMOS工艺成功进行了流片.

AC-3音频解码的IMDCT算法优化

本文对杜比AC-3数字音频解码算法进行了详细介绍,并对改进离散余弦反变换(IMDCT)算法进行了推导优化,使解码速度提高了16%左右。