叠层芯片封装元件热应力分析及焊点寿命预测

研究了温度循环载荷下叠层芯片封装元件(SCSP)的热应力分布情况,建立了SCSP的有限元模型。采用修正后的Coffin-Masson公式,计算了SCSP焊点的热疲劳寿命。结果表明:多层芯片间存在热应力差异。其中顶部与底部芯片的热应力高于中间的隔离芯片。并且由于环氧模塑封材料、芯片之间的热膨胀系数失配,芯片热应力集中区域有发生脱层开裂的可能性。SCSP的焊点热疲劳寿命模拟值为1 052个循环周,低于单芯片封装元件的焊点热疲劳寿命(2 656个循环周)。

功率载荷下叠层芯片封装的热应力分析和优化

应用有限元分析软件ANSYS,模拟功率载荷下叠层芯片封装中芯片温度和应力分布情况,得出芯片的温度、应力与材料厚度、热膨胀系数之间的关系,根据分析,对模型进行了优化。优化后的模型最高温度下降了3．613 K,最大应力下降了33．4％,最大剪应力下降了45．9％。

多个叠层芯片封装技术

叠层芯片封装在与单芯片具有的相同的轨迹范围之内,有效地增大了电子器件的功能性, 提高了电子器件的性能。这一技术已成为很多半导体公司所采用的最流行的封装技术。文章简要叙述了叠层芯片封装技术的趋势、圆片减薄技术、丝焊技术及模塑技术。

功率载荷下叠层芯片封装热应力分析

应用有限元分析软件ANSYS,模拟功率载荷下叠层芯片封装中各层的温度和应力分布.分析结果表明,下层芯片最高温度、最大等效应力和剪应力分别为412.088 K,143 MPa,65.4 MPa,下层芯片的边角处应力和剪应力值最大,也是芯片最容易破坏和开裂的位置.

超薄叠层芯片尺寸封装(UT-SCSP)

本文介绍了最新的超薄叠层芯片尺寸封装(UT-SCSP),它是CSP封装与叠层封装相结合的产物。 它特别适用于高密度内存产品。

芯片层叠塑料封装的MEMS惯性器件的开封方法

芯片叠层封装是MEMS惯性器件的一种重要封装形式,此类封装的结构特殊性给传统的开封方法带来了极大的困难。提供了一种针对芯片层叠塑料封装MEMS惯性器件的开封技术及其流程,并给出了实际的应用案例。该开封技术综合激光刻蚀法、化学腐蚀法等开封方法,实现了芯片层叠塑料封装MEMS惯性器件中内部结构的逐层开封及暴露,为此类型封装器件的内部目检提供了技术支撑。

潮湿扩散及湿热应力对叠层封装件可靠性影响

利用MARC软件，通过模拟实验分析了潮湿扩散及湿热应力对叠层封装器件可靠性的影响，对30℃，RH60％，192h条件下预置吸潮到后面的无铅回流焊解吸潮过程进行了有限元仿真；对85℃，RH85％，168h条件下元件内不同界面的潮湿扩散进行分析，得出潮湿扩散对界面的影响规律。使用一种湿热耦合方法计算湿热合成应力并与单纯热应力进行了对比。结果表明：最大湿热应力和热应力一样总是出现在项部芯片与隔离片相交的区域，其数值是单纯热应力数值的1.3-1.5倍。

响应曲面法在叠层封装结构优化中的应用

本文对八层叠层CSP封装器件进行热应力分析。结果表明，热应力集中出现在上层芯片（die8）、die7的悬置端和底层芯片（die1）与粘结剂的边角处。进一步，采用响应曲面法（RSM）与有限元分析相结合的方法研究die8、die7、die1和粘结剂厚度对器件热应力的影响。应用响应曲面法优化芯片和粘结剂的厚度以得到最小VonMises应力，其结果为106．87Mpa。与初始设计时的应力值143．9Mpa相比减小了25．7％。应力减小有助于提高封装产品的可靠性。

叠层CSP封装工艺仿真中的有限元应力分析(英文)

叠层CSP封装已日益成为实现高密度、三维封装的重要方法。在叠层CSP封装工艺中,封装体将承受多次热载荷。因此,如果封装材料之间的热错配过大,在芯片封装完成之前,热应力就会引起芯片开裂和分层。详细地研究了一种典型四层芯片叠层CSP封装产品的封装工艺流程对芯片开裂和分层问题的影响。采用有限元的方法分别分析了含有高温过程的主要封装工艺中产生的热应力对芯片开裂和分层问题的影响,这些封装工艺主要包括第一层芯片粘和剂固化、第二、三、四层芯片粘和剂固化和后成模固化。在模拟计算中发现:(1)比较三步工艺固化工艺对叠层CSP封装可靠性的影响,第二步固化工艺是最可能发生失效危险的;(2)经过第一、二步固化工艺,封装体中发现了明显的应力分布特点,而在第三步固化工艺中则不明显。

用于先进PCB制造工艺的叠层封装(英文)

在20世纪90年代,球栅阵列封装(BGA)和芯片尺寸封装(CSP)在封装材料和加工工艺方面达到了极限。这2种技术如同20世纪80年代的表面安装器件(SMD)和70年代通孔安装器件(THD)一样,在电学、机械、热性能、尺寸、质量和可靠性方面达到最大值。目前,三维封装正在成为用于未来采用的先进印制板(PCB)制造工艺的下一个阶段。它们可以分为圆片级封装、芯片级封装、和封装面。叠层封装(PoP)是一种封装面叠层封装类型的三维封装技术[15]。

NAND闪存芯片封装技术综述

阐述存储器的发展与分类,NAND闪存芯片封装技术和封装的技术发展趋势,叠层芯片封装工艺包括先切后磨(DBG)工艺、芯片粘接技术、金线键合工艺。

SCSP中芯片黏结层在焊接时的可靠性

提出了一个细观力学模型,该模型同时考虑了热膨胀和蒸汽膨胀对叠层芯片尺寸封装(SCSP)中芯片黏结层变形的影响。当初始温度确定时,由该模型可求得给定温度下芯片黏结层内部的蒸汽压力和孔隙率,从而判断芯片黏结层在焊接回流时的可靠性。当温度从100℃升高到250℃时,芯片黏结层的饱和蒸汽压、等效弹性模量及孔隙率分别从0.10 MPa、925 MPa、0.030变到了3.98 MPa、10 MPa、0.037。分析表明:饱和蒸汽压和高温下弹性模量的降低,均易导致芯片黏结层材料失效。

EMC材料特性对SCSP器件应力及层裂的影响

利用动态机械分析仪测定环氧模塑封(EMC)材料的粘弹特性数据,使用有限元软件MSCMarc分别模拟了EMC材料粘弹性、随温度变化的弹性以及恒弹性三种情况下,SCSP器件在–55～+125℃的等效应力分布及界面层裂。结果表明:125℃和–55℃时最大等效应力分别出现在恒弹性模型、粘弹性模型顶层芯片的悬置区域;将EMC材料视为恒弹性性质时等效应力比粘弹性时大了15.10MPa;–55℃时EMC材料粘弹性模型中裂纹尖端的J积分值比恒弹性模型增长了45%左右,容易引起分层裂纹扩展。

3D-TSV互连结构随机振动加载应力分析

建立了三维硅通孔(three-dimension through silicon via,3D-TSV)互连结构有限元分析模型,对该模型进行了随机振动加载有限元分析.选取TSV高度、TSV直径、微凸点高度和微凸点直径四个结构参数作为关键因素,采用水平正交表L16(45)设计了16种不同结构参数的3D-TSV互连结构,获取了这16种3D-TSV互连结构随机振动应力数据并进行了方差分析.结果表明,在置信度为99%的情况下,TSV高度对3D-TSV互连结构随机振动应力有显著影响,因素显著性的排序由大到小为TSV高度最大,其次为TSV直径,再次为微凸点直径,最后是微凸点高度;单因子变量分析表明,TSV互连结构应力应变随TSV高度的增加而增大.

SIP和SOC

本文介绍了SIP和SOC的定义、优缺点和相互关系。SIP是当前最先进的IC封装,MCP 和SCSP是实现SIP最有前途的方法。同时还介绍了MCP和SCSP的最新发展动态。

基于热-结构耦合的3D-TSV互连结构的应力应变分析

建立了3D-TSV(硅通孔)互连结构三维有限元分析模型,对该模型进行了热-结构耦合条件下的应力应变有限元分析,研究了TSV高度和直径对3D-TSV互连结构温度场分布及应力应变的影响。结果表明:随着TSV高度和直径的增大,3D-TSV叠层芯片封装整体、焊球、间隔层、芯片和TSV及微凸点处的最高温度均逐渐降低,TSV高度和直径的增加在一定程度上有利于降低封装体各部分最高温度;随着TSV高度的增加,TSV及微凸点互连结构内的应力应变呈增大趋势。