一种高电源抑制比的CMOS带隙基准电压源

基于CSMC 0.5μm CMOS工艺,采用CMOS技术,设计一种高性能的带隙基准电压源.带隙基准电压源输出电压经过电平转换电路,反馈回带隙基准电压源中的运算放大器,可以获得良好的电源特性和带负载能力.采用可修调电阻阵列,精确地控制温度系数.仿真结果表明:在5 V电源电压下,温度系数为8.28×10-6/℃,低频电源抑制比为83 dB.

一种高电源抑制比全工艺角低温漂CMOS基准电压源

基于SMIC0.35μm的CMOS工艺,设计了一种高电源抑制比,同时可在全工艺角下的得到低温漂的带隙基准电路。首先采用一个具有高电源抑制比的基准电压,通过电压放大器放大得到稳定的电压,以提供给带隙核心电路作为供电电源,从而提高了电源抑制比。另外,将电路中的关键电阻设置为可调电阻,从而可以改变正温度电压的系数,以适应不同工艺下负温度系数的变化,最终得到在全工艺角下低温漂的基准电压。Cadence virtuoso仿真表明:在27℃下,10 Hz时电源抑制比(PSRR)-109 dB,10 kHz时(PSRR)达到-64 dB;在4 V电源电压下,在-40～80℃范围内的不同工艺角下,温度系数均可达到5.6×10-6V/℃以下。