FPGA多标准可配置I／O接口电路设计

随着FPGA使用的工艺尺寸逐渐减小和芯片设计技术的逐步完善,FPGA与ASIC之间的性能差异也逐渐减小。正因为如此,越来越多的研究开始集中于FPGA中CLB的内部结构与FPGA的布线算法优化。但是,针对FPGA多标准兼容可配置I/O的研究却极少。文章提出了一种能够同时满足多标准接口应用与可动态配置要求的I/O接口电路结构,并已将其应用在某款采用华虹NEC 0.22μm工艺的FPGA芯片中。仿真证明,该结构满足设计要求,接口电路性能优于Xilinx的类似结构。

基于FPGA的低功耗YOLO加速器设计

为了降低在边缘计算端部署YOLO网络的功耗和硬件资源消耗,基于现场可编程门阵列(FPGA)提出了一种低功耗Tiny YOLOv3网络加速器。在卷积层IP设计中,采用了通道交错方法加速传统卷积计算,使用16位定点数优化数据位宽,同时利用层分组方法来降低数据传输延迟,通过输入输出通道折叠的方法来降低硬件资源的消耗。在系统实现阶段,通过在Vivado SDK中设置不同拓扑参数对Tiny YOLOv3网络进参数配置。实验结果表明,当工作频率为100 MHz时,与Intel CPU以及ARM CPU相比,分别加速了17倍和289倍。与基于GPU及其他FPGA的YOLO实现相比,该系统可以显著降低硬件资源消耗以及功耗。