系统芯片设计中的可复用IP技术

可复用IP技术是系统芯片(SOC)设计业的关键技术之一,IP复用能够提高SOC的设计效率,缩短生产周期。鉴于此,论述了IP的基本概念与分类、IP模块的设计和基于IP复用技术的SOC设计过程,并讨论了IP设计与应用中的一些要点,如IP模块的接口、IP的产权保护和IP的选用等。

基于可复用IP方法的32位嵌入式微处理器结构设计

介绍了一种基于可复用 IP方法进行 3 2位嵌入式微处理器结构设计的方案。该结构中 IP模块均自行设计 ,接口符合 AMBA总线规范。仿真结果表明 ,设计达到预期的功能要求。

可复用SVPWM IP核的设计与实现

为了提高全数字交流伺服系统中各个功能模块的可复用性,缩短开发周期,分析了可复用IP核的设计方法与准则,依据电压空间矢量脉宽调制原理,采用自顶向下的设计方法,给出了系数整定、扇区判断、时间计算与分配、数据锁存以及PWM生成等模块的设计方法,实现了一种采用FPGA和可复用知识产权核(IP Core)相结合的全数字化速度伺服系统。仿真结果表明,该系统能够在8μs内完成矢量控制算法,其电流环、速度环的采样频率可达到20kHz以上,具有响应快速,调速范围宽等优点,此IP核功能正确,可以作为一个独立的模块嵌入到全数字交流伺服系统中。

可复用ENC28J60控制IP核开发与验证

针对以太网控制器ENC28J60,开发了一款基于Avalon总线的专用控制IP(Intellectual Property)核。设计改变了传统使用SPI控制器加通用I/O口的控制方法,使得对ENC28J60的控制更加简便。IP核经过了充分验证,并在某动态称重数据采集系统应用中工作稳定,运行良好。该设计结构简单,使用方便,为SoPC(System on a Programmable Chip)开发提供了一个高效的以太网接口。

基于AHB-Lite总线的祖冲之密码算法IP核研究

目前对祖冲之密码算法的研究大多集中在ZUC算法的优化以及硬件实现上,尚无基于标准总线并包含128-EEA3以及128-EIA3功能的可重用IP(Intellectual Property)核设计方面的研究.设计了基于AMBA AHB-Lite总线结构的祖冲之密码算法IP核,IP核同时包含了128-EEA3和128-EIA3的功能,并基于ARM Cortex-M0DS处理器搭建SOC(System on Chip)对设计进行了验证,最后在Xilinx Spartan6上对系统进行了实现.

一种基于JTAG的SOC测试电路设计及实现

提出了一种基于JTAG的新的测试电路设计思路.通过扩展JTAG指令,可以利用JTAG通信协议向SOC芯片中下载自定义的测试指令,并读回测试的最终结果.该方法可以对SOC内部的IP及存储器进行充分的功能测试,测试过程可灵活配置,可以快速定位测试中出现的问题.