基于FPGA的可控分频器研究与设计

介绍了一种分频系数为整数和半整数的可控分频器的设计方法 ,利用Verilog HDL编程 ,在XilinxFoundation平台下实现分频器的综合和仿真 ,并用S0 5XL芯片实现。

基于PLD的可控分频器的设计

分频器是集成电路中最基础也是最常用到的电路，在专用集成电路(ASIC)的设计过程中，常常要考虑分频器的设计。本文基于可编程逻辑器件(PLD)设计了一种可控分频器，能进行整数和半整数分频．只要在分频器的输入端输入相应的分频系数，就可以得到所需的频率。在通常的CPLD设计方法中采用对输入频率进行二倍频的电路。