新型时延可控时钟网络驱动器及其应用

传统的时钟偏差调整方法在应用于超深亚微米工艺时，由于流程各阶段时序一致性的降低会产生失效问题．为此，提出了一种可重构的时延可控时钟网络驱动器（DCCB）的物理设计．该设计可以通过内部结构的重新配置来改变CMOS管的连接方式、连接级数以及各级的驱动能力，从而获得不同的传输延时．利用此特性，基于电路版图时序分析，通过重构DCCB单元进行时钟偏差调整，优化时钟周期．实验结果表明，与传统方法相比，此方法对时钟周期的缩减比例提高了10％～17％，而芯片面积及功耗保持不变．

PEM系统中可控时钟电路设计的优化

介绍了为乳腺专用正电子发射断层扫描仪PEM(Positron Emission Mammography)电子学数据获取(Data Acquisition,DAQ)系统提供稳定、可靠、抗干扰的高精度同步时钟的电路,它采用了基于单片机和高精度时钟产生芯片的电路设计方法,可以得到多路可控时钟信号。设计中采用差分传输,大大降低了时钟信号之间的干扰,同时由于电路引入了CAN总线控制,使得时钟信号可以根据需要被同时输出或者屏蔽。

时钟边沿可控双边沿触发器设计及其应用

本文设计了时钟边沿可控双边沿触发器,在传统的双边沿触发器内部增加时钟控制电路,实现对单个时钟边沿的控制。同时,提出了基于隔态封锁技术的时序电路设计方法,可封锁时钟信号中所有冗余边沿的触发行为。HSPICE模拟与能耗分析证明,本文设计的电路不仅能够封锁所有的冗余时钟边沿的触发,而且可以简化组合电路部分的设计,从而实现更低的系统功耗。

VT－1型视频信号时钟合成器

文章介绍了一种用于运动物体渐变分析的视频时钟合成器。该仪器成功地应用于海军某部实地演习中。