基于FPGA的可控ARM异常表设计实现

为了提高ARM处理器对异常的管理效率和异常的响应速度,在ARM中断向量表基础上,通过集成异常仲裁电路和可控制异常处理分支,提出了高效的可控ARM异常表及其实现方法。引入三级树状结构来表示可控ARM异常表和各类异常处理路径,通过改变异常处理分支实现异常表的可控制性。详细介绍了可控ARM异常表的实体定义、接口描述和实现算法。利用FPGA开发板对可控异ARM异常表进行功能仿真调试,验证了可控ARM异常表的正确性、可靠性和可控制性。