边界扫描测试技术及可测试性设计研究

随着集成电路技术的不断发展,在超大规模集成电路时代,数字电路的应用越来越广泛,而其中使用的大规模数芯字片越来越多,如数字信号处理(digital signal processing,DSP)、现场可编程门阵列(field programmable gate array,FPGA)等;然而也带来了更多的测试问题。边界扫描测试技术为测试复杂、高密度电路系统提供了新的解决方案,注入了新的活力。它为数字电路提供了一套完整的、标准化的可测试性设计方法,有效解决了传统测试方法无法解决的问题,并具有广阔的应用前景。本文首先对边界扫描测试技术的发展史、测试原理进行概述,并对比边界扫描测试与传统测试区别;其次对边界扫描测试技术在可测试性设计层面的应用场景进行概述;最后提出可行性建议。

系统测试的意义及系统可测试性设计

系统测试是系统开发的一个重要环节,是验证所设计的系统是否满足功能要求和性能要求的重要手段。测试进行得越早,解决缺陷所需要的成本越低。可测试性设计做得越好,越能提高测试的效率。这大大地降低项目进度,项目成本和产品质量的风险。文章首先介绍了系统测试的意义和可测试性设计的意义,然后从可测试性设计总则和可测试性设计方法详述两方面阐述了在系统设计中如何实现可测试性设计,并提供了一些具体的设计实例,为系统的可测试性设计提供了一些从理论到实践的参考。

SoC芯片可测试性设计策略分析

微电子器件已经广泛应用于航空航天等多个领域中,发挥着重要作用。随着芯片技术的升级,集成电路不断缩小尺寸,系统级芯片(SoC)已经得到广泛应用,且对于SoC芯片需求量逐渐增多。基于此,文章通过分析SoC芯片结构,进一步研究可测试性设计,以阐述测试性能控制方法,实现性能和效率的优化。在测试中利用芯片功能模块接口和外部端口存在的映射关系,通过锁存器和JTAG进行控制。通过可测试性设计能够缩短测试时间,降低测试成本,支持芯片质量和成本效益的提高。

可测试性技术的现状与未来

可测试性是同可靠性、维修性相并列的一门新型学科和技术 ,其发展和应用对于提高产品的质量 ,降低产品的全寿命周期费用具有重要意义。本文介绍了可测试性技术的产生、内涵与关键技术、发展历程及现状 ,并对其未来发展方向进行了预测。

浅析风电机组可测试性设计准则应用

本文介绍了测试和诊断系统对风电机组智能化的重要作用; 详细阐述了测试性设计的基本方法、设计流程,并研究了可测试设计在复杂系统并行开发中存在的问题,论证了制定可测试性设计准则的必要性;结合风电机组系统部件组成特点及故障类型,总结出典型子系统/部件的测试性计设准则:为风电机组测试性设计提供依据与建议,供新产品设计开发过程中参考使用。

系统的可测试性及对航空武器系统的影响

本文论述了系统可测试性基本概念以及对保障航空武器系统战备完好性,提高其战斗力,降低使用维护费用的重要意义,讨论了可测试性的主要内涵以及在现役战机上的广泛应用并且分析了可测试性对现役战机的影响。最后预测了可测试性的发展趋势。

一种行为级可测试性综合方法

伴随着高层次综合技术的普及和深入,高层次可测试性综合技术引起了广泛的关注。在简单介绍当前可测试性综合技术的现状后,提出了采用"VHDL进,VHDL出"的方式进行行为级可测试性综合的流程,并提出了一个新的行为级可测试性分析算法,然后讨论了测试点的选择、可测试结构的规范化描述和自动插入的技术与方法。

基于DSPN的航天器系统级可测试性指标确定方法

为确定航天器系统级可测试性设计的指标要求,对一种基于确定与随机Petri网(Deterministic and Stochastic Petri Net,DSPN)模型的可测试性指标确定方法进行了研究。通过对航天器系统测试过程的DSPN建模,建立起系统级可测试性设计指标与其约束的联系,并利用求解模型同构的马尔科夫链来确定上述关系,文章同时给出了建模设计实例,进行了指标分析和验证。

SOC可测试性设计与测试技术

超深亚微米工艺和基于芯核的设计给芯片系统(system-on-a-chip,SOC)测试带来了新的问题.对SOC可测试性设计与测试技术的国际研究现状及进展进行了广泛而深入的综述.从芯核级综述了数字逻辑、模拟电路、存储器、处理器4类芯核的可测试性设计与测试技术,从系统级综述了测试激励、测试响应和测试访问机制等SOC测试资源的设计以及压缩／解压缩与测试调度等测试资源划分、优化技术,并介绍了2个标准化组织开展的SOC测试标准工作.最后,展望了SOC测试未来的发展方向.

基于内部1553B总线的航天器控制系统可测试性框架设计与验证

可测试性设计是提升系统研制效率和测试品质的重要方法.给出基于内部1553B总线的航天器控制系统可测试性设计的分层递阶结构,建立可测试性设计的模型框架,并对基于1553B总线的航天器控制系统可测试性设计的技术实现进行了分析.最后利用TEAMS软件结合实例进行可测试性设计仿真评估,评估结果证明了这种可测试性设计方法的有效性.

可测试性设计技术在一款通用CPU芯片中的应用

可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。

可测试性技术中的图论问题及其求解

近 2 0年来 ,为了解决结构日益复杂的电路测试问题 ,可测试性技术得到了迅速发展。在可测试性技术中 ,针对不同的测试对象 ,如何对可测试性设计方案以及测试策略进行优化 ,降低总体代价 ,是亟待解决的问题。为了解决这两类典型的优化问题 ,首先应用图论方法建立问题的拓扑描述模型 ,然后通过构造相应的逻辑求解函数 ,给出问题最优解的求解算法 。

SoC的可测试性设计技术

基于可复用的嵌入式IP(intellectualproperty)模块的系统级芯片 (SoC)设计方法使测试面临新的挑战 ,需要研究开发新的测试方法和策略 .结合系统级芯片的可测试性设计技术所面临的技术难点 ,详细介绍了当前系统级芯片的可测试性设计技术 ,分析了各种系统级芯片的可测试性设计技术的特点及其优缺点 ,着重讨论了国际工业界内针对系统级芯片测试的方案 :IEEEP15 0 0和虚拟插座接口联盟 (VSIA)测试访问结构 .

软件可测试性检测技术研究

软件的可测试性表示软件中故障检测的难易程度,是重要的软件质量特性之一。文章介绍相关的故障/失效模型和RELAY错误检测模型。提出了一个完整的软件故障检测过程:执行过程、传染过程、传播过程。对程序结构,最小表达式错误产生、计算转移、信息流转移等进行分析。提出了一种通过概率进行度量的可测试性静态检测方法,即整个程序可测试性由其包含的所有语句可测试性均值得到。

机载光电成像设备的可测试性系统设计

为提高机载光电成像系统的可测试性,对该设备进行了全面的可测试性系统设计。可测试性系统由自测试系统、测试信息口、外部测试系统3部分组成。采用模糊理论与专家系统相结合的方法,解决了目前产品普遍存在的可测试性设计考虑不足、自动化程度不高、故障诊断不到位等问题。实验显示,可测试性系统设计的设备故障诊断率达97%以上,说明在可测试性设计中采用模糊理论与专家系统相结合的方法是行之有效的。

可测试性在光电雷达检测设备中的应用

简要分析了某型飞机光电雷达的工作过程,给出了基于虚拟仪器技术的光电雷达综合参数检测设备的软、硬件设计,重点阐述了可测试性设计在系统设计中的一般过程,以及在本设备中的应用.机内测试技术(B IT)在本设备中的应用,使设备内部具备检测和隔离故障的自动测试能力,从而有效地提高研制设备的可维修性、可用性、可靠性.

基于JTAG的板级可测试性设计

阐述了JTAG技术的采用给电路板的可测试性带来的改善,从设计方法、优化策略以及实现技术等几个方面,讨论了利用边界扫描技术进行电路板的可测试性设计.

“存储＋逻辑”3D集成电路的硅通孔可测试性设计

为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫描链结构,实现串联和并联2种与存储晶片边界扫描链连接的模式;最后在逻辑晶片上增加寄存器,以保存测试过程所使用的配置比特,控制整体测试流程.实验数据表明,该设计仅比原有的IEEE1149.1边界扫描电路增加了0.4%的面积开销,而测试时间缩短为已有工作的1?6.

一种并发程序可测试性分析框架

软件可测试性是对测试软件难易程度的预测 ,在测试、度量等许多领域中得到了广泛应用 .由于并发程序执行的不确定性 ,其可测试性分析尚有很多难点有待解决 .该文提出了一种并发程序可测试性分析框架 .在充分分析程序内部数据流、控制流以及并发和同步对数据流和控制流影响的基础上 ,从单个并发单元、并发因素、共享变量因素及通信关系 4个方面对并发程序的可测试性进行了分析 ,为综合度量并发程序的可测试性提供了依据 .

一种基于模糊评估分层模型的构件可测试性评价方法

分析了构件可测试性研究的情况,提出了一个基于模糊评估分层模型的构件可测试性评价方法。该方法按照模糊综合评价的原理建立指标集和评价集,并且提出了AHP,SCTFCE和MCTFCE 3个算法,以对构件的可测试性作出一个较准确的评估结果。仿真实验表明,这是一种有效的评价方法。