期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
16
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
用Verilog HDL进行可综合RTL设计概述
被引量:
1
1
作者
牛英山
孙佳佳
《微处理机》
2009年第3期12-13,17,共3页
VerilogHDL是一种很流行的硬件描述语言,不仅用于可综合RTL描述,包括组合逻辑描述和时序逻辑描述,还可用于层次化设计,广泛应用于集成电路设计领域。在使用过程中,为了约束RTL设计工程师的行为,还行成了RTL代码风格。
关键词
硬件描述语言
可综合
代码风格
下载PDF
职称材料
可综合算术运算单元的性能建模及VLSI结构优化
2
作者
沈泊
章倩苓
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2002年第12期1332-1337,共6页
提出了一种可综合算术运算单元的性能评估与建模方法 .该方法以单位门面积及延迟模型为基础 ,在设计的早期即可估算电路的面积、延迟等性能指标 ,从而便于设计者进行 VL SI结构的优化 ,避免设计叠代 ;并以算术运算中最典型的二进制加法...
提出了一种可综合算术运算单元的性能评估与建模方法 .该方法以单位门面积及延迟模型为基础 ,在设计的早期即可估算电路的面积、延迟等性能指标 ,从而便于设计者进行 VL SI结构的优化 ,避免设计叠代 ;并以算术运算中最典型的二进制加法器为例 ,研究如何利用该模型对电路的 VL SI实现结构进行评估、优化 ;理论分析的结论与电路的实现结果吻合 。
展开更多
关键词
可综合
算术运算单元
VLSI
结构优化
单位门模型
性能评估
加法器
芯片
集成电路
下载PDF
职称材料
基于VHDL的可综合设计的研究
3
作者
黄良俊
王汝传
王华
《南京邮电学院学报(自然科学版)》
2003年第2期64-67,共4页
对采用VHDL进行可综合设计进行了研究和分析,并从描述方式、VHDL的语句和结构、算法的改进和优化等3个方面提出了优化方案,通过设计实例进一步分析了设计的综合和实现效果。
关键词
VHDL
可综合
设计
超高速集成电路硬件描述语言
可编程逻辑器件
电子设计自动化
下载PDF
职称材料
VHDL中Loop动态条件的可综合转化
4
作者
朱国魂
周娅
《单片机与嵌入式系统应用》
2003年第9期25-26,共2页
论述VHDL中Loop语句动态表达式的可综合性问题,提出三种解决方法:直接代入法、边界扩充法和计数器法,并对比这三类方法的适用性。
关键词
VHDL语言
硬件描述语言
Loop动态条件
可综合
转化
下载PDF
职称材料
基于Verilog HDL的高速可综合FSM设计
被引量:
1
5
作者
王鹏
郭忠文
《计算机工程与设计》
CSCD
北大核心
2006年第11期2017-2019,2104,共4页
有限状态机(finitestatemachine,FSM)广泛应用于数字系统的控制器设计中,用Verilog设计的可综合状态机有多种编码风格,通常这些编码风格生成的状态机带有组合逻辑输出。时序分析指出组合逻辑输出型状态机不适合高速系统,提出了一种适合...
有限状态机(finitestatemachine,FSM)广泛应用于数字系统的控制器设计中,用Verilog设计的可综合状态机有多种编码风格,通常这些编码风格生成的状态机带有组合逻辑输出。时序分析指出组合逻辑输出型状态机不适合高速系统,提出了一种适合高速系统的寄存器输出型状态机。最后通过实例给出了寄存器输出型状态机的状态编码方法及其可综合Verilog编码风格。
展开更多
关键词
有限状态机
VERILOG
HDL
可综合
编码风格
下载PDF
职称材料
可综合FPGA SEU容错方法研究
6
作者
沈凡
王东
+4 位作者
蒲恩强
方倪
徐德利
王辉
龚祺
《电子设计工程》
2022年第14期175-179,共5页
FPGA由于其具有强大的并行计算能力、可重定制、开发周期短等优点被广泛应用于各种电子系统中。近些年来,学术界提出一种基于标准单元库工艺的可综合FPGA架构,使用门电路和触发器对FPGA内部的配置存储器和可编程资源进行建模,使用Verilo...
FPGA由于其具有强大的并行计算能力、可重定制、开发周期短等优点被广泛应用于各种电子系统中。近些年来,学术界提出一种基于标准单元库工艺的可综合FPGA架构,使用门电路和触发器对FPGA内部的配置存储器和可编程资源进行建模,使用Verilog进行寄存器传输级描述,极大地缩短了芯片的开发周期,这种架构可以很容易地被移植到不同芯片制作工艺中。为了对可综合FPGA中的配置触发器进行SEU加固,提出了一种新颖的触发器容错方法,该方法通过对每一个配置触发器进行三模冗余设计来降低单粒子翻转对电路功能的影响,采用纠错电路来检测和恢复单粒子翻转的比特,因而能够实时纠正配置电路的状态。该方法将三模冗余和实时纠错相结合,极大地提高了电路的抗辐射能力和自我恢复能力,同时采用寄存器传输级硬件设计方法,使电路具有可综合的特点,在可综合FPGA中具有重要的应用价值。
展开更多
关键词
三模冗余
单粒子翻转
可综合
现场可编程门阵列
电路纠错
下载PDF
职称材料
一款可综合全数字锁相环设计与分析
7
作者
赵信
俞思辰
+2 位作者
闵昊
王飙
黄永勤
《计算机工程与科学》
CSCD
北大核心
2015年第11期2030-2034,共5页
全数字锁相环ADPLL拥有较高的集成度、灵活的配置性和快速的工艺可移植性,可以解决模拟电路中无源器件面积过大、抗噪声能力不强、锁定速度慢以及工艺的移植性差等瓶颈问题。在纳米工艺下,单级反相器的最小延时已经达到10ps以内,大大改...
全数字锁相环ADPLL拥有较高的集成度、灵活的配置性和快速的工艺可移植性,可以解决模拟电路中无源器件面积过大、抗噪声能力不强、锁定速度慢以及工艺的移植性差等瓶颈问题。在纳米工艺下,单级反相器的最小延时已经达到10ps以内,大大改善了全数字锁相环的抖动性能。提出了一款面向高性能微处理器应用的全数字锁相环结构,并对该结构进行了频域建模和噪声分析。该结构完全采用标准单元设计,最高频率可达到2.4GHz,抖动性能达到ps级别。
展开更多
关键词
全数字锁相环
低抖动
可综合
下载PDF
职称材料
浅析编写可综合代码应注意的几个问题
8
作者
王涛
《微计算机应用》
2003年第2期112-115,共4页
本文提出了几个在编写可综合代码时应注意的问题,并给出了参考意见。例如敏感表、赋初值的方法及资源共享等问题。
关键词
可综合
代码
敏感表
寄存器传输级
门级
下载PDF
职称材料
高级综合前的检查和转化
9
作者
孟晗
刁岚松
杨凯
《计算机工程与应用》
CSCD
北大核心
2003年第9期29-31,共3页
Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前...
Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前,必须对VHDL文件编译的中间结果进行处理,包括语句可综合性检查、VHDL描述的可综合性风格检查、循环语句展开和子程序内联。该文给出了要求VHDL描述具有可综合性风格的原因,实现了面向高级综合的检查、循环语句的展开和子程序内联。
展开更多
关键词
高级
综合
VHDL
可综合
子集
可综合
风格
下载PDF
职称材料
FPGA的VHDL设计策略
被引量:
4
10
作者
罗旻
沈绪榜
高德远
《小型微型计算机系统》
CSCD
北大核心
2003年第7期1194-1196,共3页
大规模的可编程逻辑器件已经显著改变了数字系统的设计过程 ,并且 VHDL语言在设计中的作用也日益显著 .简要论述了关于 FPGA的 VHDL 设计中一些注意事项 ,提高电路描述的正确性 ,从而提高
关键词
FPGA(现场可编程逻辑门阵列)
VHDL(硬件描述语言)
可综合
下载PDF
职称材料
微处理器设计中的时序验证及优化
被引量:
2
11
作者
朱宇耀
苏凯雄
陈建
《现代电子技术》
2012年第8期147-149,153,共4页
为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程。理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可...
为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程。理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可显著提高微处理器的总体性能,减少设计的迭代次数,缩短了设计的周期。
展开更多
关键词
微处理器
关键路径
可综合
代码设计
静态时序分析
下载PDF
职称材料
再论自然美
被引量:
2
12
作者
黎启全
《学术论坛》
1987年第2期53-57,共5页
自然美是美的本质理论范畴的一个网结点。解这个结是整个美学理论研究工作中难度最大的工程之一。不解开它,就难以打开美的本质的奥秘大门。怎样解?方法极为重要。一般说来,逻辑与历史、理论与实践统一是最佳法宝。对它既可综合使之,又...
自然美是美的本质理论范畴的一个网结点。解这个结是整个美学理论研究工作中难度最大的工程之一。不解开它,就难以打开美的本质的奥秘大门。怎样解?方法极为重要。一般说来,逻辑与历史、理论与实践统一是最佳法宝。对它既可综合使之,又可分而用之。为此,我们曾用逻辑的方法,写了一篇题为《略论自然美》的小文。
展开更多
关键词
自然美
生命活力
美丑
再论
理论范畴
崇高美
可综合
逻辑
社会美
艺术美
下载PDF
职称材料
基于有向图深度优先遍历的组合反馈环路检测算法
被引量:
7
13
作者
倪韬雍
金乃咏
《计算机应用与软件》
CSCD
北大核心
2008年第6期76-77,80,共3页
分析了造成数字逻辑设计在仿真过程中出现死循环的一个原因,提出了一种在仿真前发现设计中可能造成仿真时死循环的方法。方法主要分为三个步骤:1)分析数字逻辑设计中形成组合逻辑关系可能的文法形式。2)利用Juliano[1]三元组范式化方法...
分析了造成数字逻辑设计在仿真过程中出现死循环的一个原因,提出了一种在仿真前发现设计中可能造成仿真时死循环的方法。方法主要分为三个步骤:1)分析数字逻辑设计中形成组合逻辑关系可能的文法形式。2)利用Juliano[1]三元组范式化方法对过程赋值语句进行范式化,从而判别哪些过程赋值是会生成组合逻辑电路。3)用有向图深度优先遍历方法发现组合反馈回路,以检测数字逻辑设计中组合回路的陷阱。并分析了算法复杂性。
展开更多
关键词
组合逻辑反馈
仿真
可综合
设计
有向图
深度优先遍历
下载PDF
职称材料
ARM携手Linux推动嵌入式领域的发展
14
作者
刘福峰
《电子设计应用》
2004年第7期117-117,共1页
关键词
ARM公司
LINUX
嵌入式系统
MPCore
可综合
多处理器
无线
安全
下载PDF
职称材料
通信枢纽楼能耗运行分析研究
被引量:
1
15
作者
樊春锋
伍建萍
《电信工程技术与标准化》
2016年第5期89-92,共4页
如何在业务量不断增加,电源容量无法扩容的情况下,更好地解决供电能力紧张、机房装机位不足、机房散热等问题,是本论文的研究意义所在。本文通过对S省通信枢纽楼能耗运行分析,给出以上难点的合理化建议和建设指导原则。
关键词
枢纽楼
变压器
能耗
红色预警
搬迁
下载PDF
职称材料
从扬琴特点看它的演奏技巧的发展
被引量:
13
16
作者
项祖华
《中国音乐》
1984年第4期38-42,共5页
扬琴于明代已在我国流传,经过将近四百年的发展演变,逐渐形成了中国扬琴独特的演奏技巧和浓郁的民族风格,成为人们所喜闻乐见的民族乐器。现今中国扬琴演奏技巧,可综合为十大技法系统即:单竹类、齐竹类、轮竹类、颤竹类、滑抹类、揉弦...
扬琴于明代已在我国流传,经过将近四百年的发展演变,逐渐形成了中国扬琴独特的演奏技巧和浓郁的民族风格,成为人们所喜闻乐见的民族乐器。现今中国扬琴演奏技巧,可综合为十大技法系统即:单竹类、齐竹类、轮竹类、颤竹类、滑抹类、揉弦类、拨弦类、抓弦类、点弦类及装饰音类。它是扬琴传统、常规及创新技巧的全面汇总和系统分类;是现代扬琴演奏艺术的总体概括。
展开更多
关键词
演奏技巧
扬琴演奏
中国扬琴
民族风格
民族乐器
装饰音
系统分类
揉弦
拨弦
可综合
原文传递
题名
用Verilog HDL进行可综合RTL设计概述
被引量:
1
1
作者
牛英山
孙佳佳
机构
中国电子科技集团公司第四十七研究所
出处
《微处理机》
2009年第3期12-13,17,共3页
文摘
VerilogHDL是一种很流行的硬件描述语言,不仅用于可综合RTL描述,包括组合逻辑描述和时序逻辑描述,还可用于层次化设计,广泛应用于集成电路设计领域。在使用过程中,为了约束RTL设计工程师的行为,还行成了RTL代码风格。
关键词
硬件描述语言
可综合
代码风格
Keywords
Hardware description language
Synthesizable
Coding style
分类号
TN4 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
可综合算术运算单元的性能建模及VLSI结构优化
2
作者
沈泊
章倩苓
机构
复旦大学专用集成电路与系统国家重点实验室
出处
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2002年第12期1332-1337,共6页
文摘
提出了一种可综合算术运算单元的性能评估与建模方法 .该方法以单位门面积及延迟模型为基础 ,在设计的早期即可估算电路的面积、延迟等性能指标 ,从而便于设计者进行 VL SI结构的优化 ,避免设计叠代 ;并以算术运算中最典型的二进制加法器为例 ,研究如何利用该模型对电路的 VL SI实现结构进行评估、优化 ;理论分析的结论与电路的实现结果吻合 。
关键词
可综合
算术运算单元
VLSI
结构优化
单位门模型
性能评估
加法器
芯片
集成电路
Keywords
unit gate model
performance evaluation
binary adders
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
基于VHDL的可综合设计的研究
3
作者
黄良俊
王汝传
王华
机构
南京邮电学院计算机科学与技术系
出处
《南京邮电学院学报(自然科学版)》
2003年第2期64-67,共4页
基金
南京邮电学院教务处"多功能EDA实验系统研究与实现"科研资助项目
文摘
对采用VHDL进行可综合设计进行了研究和分析,并从描述方式、VHDL的语句和结构、算法的改进和优化等3个方面提出了优化方案,通过设计实例进一步分析了设计的综合和实现效果。
关键词
VHDL
可综合
设计
超高速集成电路硬件描述语言
可编程逻辑器件
电子设计自动化
Keywords
Synthesizable design
Programable logic device
Hardware description language
Electronic design automatic
Design optimization
分类号
TN79 [电子电信—电路与系统]
下载PDF
职称材料
题名
VHDL中Loop动态条件的可综合转化
4
作者
朱国魂
周娅
机构
桂林电子工业学院
出处
《单片机与嵌入式系统应用》
2003年第9期25-26,共2页
文摘
论述VHDL中Loop语句动态表达式的可综合性问题,提出三种解决方法:直接代入法、边界扩充法和计数器法,并对比这三类方法的适用性。
关键词
VHDL语言
硬件描述语言
Loop动态条件
可综合
转化
分类号
TN702 [电子电信—电路与系统]
下载PDF
职称材料
题名
基于Verilog HDL的高速可综合FSM设计
被引量:
1
5
作者
王鹏
郭忠文
机构
中国海洋大学计算机科学系
出处
《计算机工程与设计》
CSCD
北大核心
2006年第11期2017-2019,2104,共4页
文摘
有限状态机(finitestatemachine,FSM)广泛应用于数字系统的控制器设计中,用Verilog设计的可综合状态机有多种编码风格,通常这些编码风格生成的状态机带有组合逻辑输出。时序分析指出组合逻辑输出型状态机不适合高速系统,提出了一种适合高速系统的寄存器输出型状态机。最后通过实例给出了寄存器输出型状态机的状态编码方法及其可综合Verilog编码风格。
关键词
有限状态机
VERILOG
HDL
可综合
编码风格
Keywords
FSM
VerilogHDL
synthesizable
coding style
分类号
TP391 [自动化与计算机技术—计算机应用技术]
下载PDF
职称材料
题名
可综合FPGA SEU容错方法研究
6
作者
沈凡
王东
蒲恩强
方倪
徐德利
王辉
龚祺
机构
华中师范大学物理科学与技术学院
出处
《电子设计工程》
2022年第14期175-179,共5页
文摘
FPGA由于其具有强大的并行计算能力、可重定制、开发周期短等优点被广泛应用于各种电子系统中。近些年来,学术界提出一种基于标准单元库工艺的可综合FPGA架构,使用门电路和触发器对FPGA内部的配置存储器和可编程资源进行建模,使用Verilog进行寄存器传输级描述,极大地缩短了芯片的开发周期,这种架构可以很容易地被移植到不同芯片制作工艺中。为了对可综合FPGA中的配置触发器进行SEU加固,提出了一种新颖的触发器容错方法,该方法通过对每一个配置触发器进行三模冗余设计来降低单粒子翻转对电路功能的影响,采用纠错电路来检测和恢复单粒子翻转的比特,因而能够实时纠正配置电路的状态。该方法将三模冗余和实时纠错相结合,极大地提高了电路的抗辐射能力和自我恢复能力,同时采用寄存器传输级硬件设计方法,使电路具有可综合的特点,在可综合FPGA中具有重要的应用价值。
关键词
三模冗余
单粒子翻转
可综合
现场可编程门阵列
电路纠错
Keywords
TMR
SEU
synthesizable FPGA
circuit correction
分类号
TN722 [电子电信—电路与系统]
下载PDF
职称材料
题名
一款可综合全数字锁相环设计与分析
7
作者
赵信
俞思辰
闵昊
王飙
黄永勤
机构
上海高性能集成电路设计中心
出处
《计算机工程与科学》
CSCD
北大核心
2015年第11期2030-2034,共5页
基金
2013年核高基"超级计算机处理器研发"课题(2013ZX01028-001-001-001)
文摘
全数字锁相环ADPLL拥有较高的集成度、灵活的配置性和快速的工艺可移植性,可以解决模拟电路中无源器件面积过大、抗噪声能力不强、锁定速度慢以及工艺的移植性差等瓶颈问题。在纳米工艺下,单级反相器的最小延时已经达到10ps以内,大大改善了全数字锁相环的抖动性能。提出了一款面向高性能微处理器应用的全数字锁相环结构,并对该结构进行了频域建模和噪声分析。该结构完全采用标准单元设计,最高频率可达到2.4GHz,抖动性能达到ps级别。
关键词
全数字锁相环
低抖动
可综合
Keywords
ADPLL
low jitter
synthesisable
分类号
TP303 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
浅析编写可综合代码应注意的几个问题
8
作者
王涛
机构
中国科学院研究生院
出处
《微计算机应用》
2003年第2期112-115,共4页
文摘
本文提出了几个在编写可综合代码时应注意的问题,并给出了参考意见。例如敏感表、赋初值的方法及资源共享等问题。
关键词
可综合
代码
敏感表
寄存器传输级
门级
分类号
TN79 [电子电信—电路与系统]
下载PDF
职称材料
题名
高级综合前的检查和转化
9
作者
孟晗
刁岚松
杨凯
机构
北京理工大学ASIC研究所
出处
《计算机工程与应用》
CSCD
北大核心
2003年第9期29-31,共3页
基金
部委"十五"预研项目
文摘
Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前,必须对VHDL文件编译的中间结果进行处理,包括语句可综合性检查、VHDL描述的可综合性风格检查、循环语句展开和子程序内联。该文给出了要求VHDL描述具有可综合性风格的原因,实现了面向高级综合的检查、循环语句的展开和子程序内联。
关键词
高级
综合
VHDL
可综合
子集
可综合
风格
Keywords
High-level synthesis,VHDL,Synthesizable subset,Synthesizable style
分类号
TP312 [自动化与计算机技术—计算机软件与理论]
下载PDF
职称材料
题名
FPGA的VHDL设计策略
被引量:
4
10
作者
罗旻
沈绪榜
高德远
机构
西北工业大学航空微电子中心
出处
《小型微型计算机系统》
CSCD
北大核心
2003年第7期1194-1196,共3页
文摘
大规模的可编程逻辑器件已经显著改变了数字系统的设计过程 ,并且 VHDL语言在设计中的作用也日益显著 .简要论述了关于 FPGA的 VHDL 设计中一些注意事项 ,提高电路描述的正确性 ,从而提高
关键词
FPGA(现场可编程逻辑门阵列)
VHDL(硬件描述语言)
可综合
Keywords
FPGA
VHDL
Synthesizeable
分类号
TP33 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
微处理器设计中的时序验证及优化
被引量:
2
11
作者
朱宇耀
苏凯雄
陈建
机构
福州大学物理与信息工程学院
出处
《现代电子技术》
2012年第8期147-149,153,共4页
基金
福建省科技重大专题专项目(2009HZ0003-12010HZ0004-1)
福建省科技厅重大专项(2011H6015)
文摘
为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程。理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可显著提高微处理器的总体性能,减少设计的迭代次数,缩短了设计的周期。
关键词
微处理器
关键路径
可综合
代码设计
静态时序分析
Keywords
microprocessor
critical path
synthesizable code design
static time sequence analysis
分类号
TN918 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
再论自然美
被引量:
2
12
作者
黎启全
机构
贵州大学中文系
出处
《学术论坛》
1987年第2期53-57,共5页
文摘
自然美是美的本质理论范畴的一个网结点。解这个结是整个美学理论研究工作中难度最大的工程之一。不解开它,就难以打开美的本质的奥秘大门。怎样解?方法极为重要。一般说来,逻辑与历史、理论与实践统一是最佳法宝。对它既可综合使之,又可分而用之。为此,我们曾用逻辑的方法,写了一篇题为《略论自然美》的小文。
关键词
自然美
生命活力
美丑
再论
理论范畴
崇高美
可综合
逻辑
社会美
艺术美
分类号
C55 [社会学]
下载PDF
职称材料
题名
基于有向图深度优先遍历的组合反馈环路检测算法
被引量:
7
13
作者
倪韬雍
金乃咏
机构
华东师范大学软件学院
出处
《计算机应用与软件》
CSCD
北大核心
2008年第6期76-77,80,共3页
基金
上海市科委登山行动计划项目(067062017)
文摘
分析了造成数字逻辑设计在仿真过程中出现死循环的一个原因,提出了一种在仿真前发现设计中可能造成仿真时死循环的方法。方法主要分为三个步骤:1)分析数字逻辑设计中形成组合逻辑关系可能的文法形式。2)利用Juliano[1]三元组范式化方法对过程赋值语句进行范式化,从而判别哪些过程赋值是会生成组合逻辑电路。3)用有向图深度优先遍历方法发现组合反馈回路,以检测数字逻辑设计中组合回路的陷阱。并分析了算法复杂性。
关键词
组合逻辑反馈
仿真
可综合
设计
有向图
深度优先遍历
Keywords
Combinational-loop Simulation Synthesizable design Directed graph Depth-first traversal
分类号
TP311.12 [自动化与计算机技术—计算机软件与理论]
O157.5 [理学—基础数学]
下载PDF
职称材料
题名
ARM携手Linux推动嵌入式领域的发展
14
作者
刘福峰
出处
《电子设计应用》
2004年第7期117-117,共1页
关键词
ARM公司
LINUX
嵌入式系统
MPCore
可综合
多处理器
无线
安全
分类号
TP316 [自动化与计算机技术—计算机软件与理论]
下载PDF
职称材料
题名
通信枢纽楼能耗运行分析研究
被引量:
1
15
作者
樊春锋
伍建萍
机构
中国移动通信集团设计院有限公司陕西分公司
出处
《电信工程技术与标准化》
2016年第5期89-92,共4页
文摘
如何在业务量不断增加,电源容量无法扩容的情况下,更好地解决供电能力紧张、机房装机位不足、机房散热等问题,是本论文的研究意义所在。本文通过对S省通信枢纽楼能耗运行分析,给出以上难点的合理化建议和建设指导原则。
关键词
枢纽楼
变压器
能耗
红色预警
搬迁
Keywords
hub building
transformer
energy consumption
red pre-warning state
relocation促进生命周期衰退期设备,如BSC/RNC 的整合、退服掉电.按照这-解决思路,某省该枢纽楼摸排、退服掉电设备204 kW(理论).3.4 降低枢纽楼新增动力负荷“新技术”是以虚拟化、云计算为代表的新技术,这些技术实现服务器、存储、网络设备等资源的弹性分配和共享,提升整体利用率,从而降低了设备需求,降低了现在动力负荷.“新配置”除了传统上选择能效比高的设备以外,主要是指去“电信化”的思路,和“定制”思路,如有研究和测试表明,对比现网通用设备,定制化的Web服务器单位性能功耗可降低约25%,计算服务器单位性能功耗可降低约30%,存储服务器单位性能功耗可降低约7%.当然这是战略性的举措,需要举整个集团之力共同推进.“新结构”,各专业都有本领域结构优化的举措.如CMNet 考虑第二平面的建设,如分布式多活数据中心,实现负荷的动态迁移和智能分发,这些举措都可以有利于缓解甚至解决通信枢纽楼的动力负荷瓶颈.从近期看某省公司已经异址建设了省级私有云资源池.可以将枢纽楼的部分系统,如网管、企信和-些互联网类的业务平台迁移到资源池,迁移后约退出440kW 的负荷.3.5 设备搬迁,降低枢纽楼总负荷需求纯粹的搬迁产生不了效益,这-方案为次选.所以设备的搬迁常常伴随的是老旧设备的替换或者新技术淘汰老旧技术,新结构淘汰老旧结构.当然,如果以上措施无法完全满足枢纽楼必须保障的设备加电时,可以
综合
考虑选择业务影响小、搬迁投资小、操作实施难度小、功耗较大的-些系统进行搬迁.4 研究结论针对运行10 年之久的通信枢纽楼来说,供电能力、机房装机位置以及机房散热等问题已经成为网络发展的巨大瓶颈.本文从某通信枢纽楼的能耗运行数据分析出发,立足长远,结构性提出通信枢纽楼供电能力不足的多层面的解决方案.即在有限资源下,通过合理控制通信设备与空调设备的配置,安全提高电源预警容量门限,有序推动退服或老旧设备掉电,并
综合
“新技术”、“新配置”、“新结构”降低枢纽楼新增负荷,
综合
保障了枢纽楼长足的用电需求.参考文献[1] GBT 13462-2008, 电力变压器经济运行[S].[2] QB-J-017-2013 V1.0.0, 中国移动通信电源系统工程设计规范[S].
分类号
TN80 [电子电信—信息与通信工程]
下载PDF
职称材料
题名
从扬琴特点看它的演奏技巧的发展
被引量:
13
16
作者
项祖华
出处
《中国音乐》
1984年第4期38-42,共5页
文摘
扬琴于明代已在我国流传,经过将近四百年的发展演变,逐渐形成了中国扬琴独特的演奏技巧和浓郁的民族风格,成为人们所喜闻乐见的民族乐器。现今中国扬琴演奏技巧,可综合为十大技法系统即:单竹类、齐竹类、轮竹类、颤竹类、滑抹类、揉弦类、拨弦类、抓弦类、点弦类及装饰音类。它是扬琴传统、常规及创新技巧的全面汇总和系统分类;是现代扬琴演奏艺术的总体概括。
关键词
演奏技巧
扬琴演奏
中国扬琴
民族风格
民族乐器
装饰音
系统分类
揉弦
拨弦
可综合
分类号
J6 [艺术—音乐]
原文传递
题名
作者
出处
发文年
被引量
操作
1
用Verilog HDL进行可综合RTL设计概述
牛英山
孙佳佳
《微处理机》
2009
1
下载PDF
职称材料
2
可综合算术运算单元的性能建模及VLSI结构优化
沈泊
章倩苓
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2002
0
下载PDF
职称材料
3
基于VHDL的可综合设计的研究
黄良俊
王汝传
王华
《南京邮电学院学报(自然科学版)》
2003
0
下载PDF
职称材料
4
VHDL中Loop动态条件的可综合转化
朱国魂
周娅
《单片机与嵌入式系统应用》
2003
0
下载PDF
职称材料
5
基于Verilog HDL的高速可综合FSM设计
王鹏
郭忠文
《计算机工程与设计》
CSCD
北大核心
2006
1
下载PDF
职称材料
6
可综合FPGA SEU容错方法研究
沈凡
王东
蒲恩强
方倪
徐德利
王辉
龚祺
《电子设计工程》
2022
0
下载PDF
职称材料
7
一款可综合全数字锁相环设计与分析
赵信
俞思辰
闵昊
王飙
黄永勤
《计算机工程与科学》
CSCD
北大核心
2015
0
下载PDF
职称材料
8
浅析编写可综合代码应注意的几个问题
王涛
《微计算机应用》
2003
0
下载PDF
职称材料
9
高级综合前的检查和转化
孟晗
刁岚松
杨凯
《计算机工程与应用》
CSCD
北大核心
2003
0
下载PDF
职称材料
10
FPGA的VHDL设计策略
罗旻
沈绪榜
高德远
《小型微型计算机系统》
CSCD
北大核心
2003
4
下载PDF
职称材料
11
微处理器设计中的时序验证及优化
朱宇耀
苏凯雄
陈建
《现代电子技术》
2012
2
下载PDF
职称材料
12
再论自然美
黎启全
《学术论坛》
1987
2
下载PDF
职称材料
13
基于有向图深度优先遍历的组合反馈环路检测算法
倪韬雍
金乃咏
《计算机应用与软件》
CSCD
北大核心
2008
7
下载PDF
职称材料
14
ARM携手Linux推动嵌入式领域的发展
刘福峰
《电子设计应用》
2004
0
下载PDF
职称材料
15
通信枢纽楼能耗运行分析研究
樊春锋
伍建萍
《电信工程技术与标准化》
2016
1
下载PDF
职称材料
16
从扬琴特点看它的演奏技巧的发展
项祖华
《中国音乐》
1984
13
原文传递
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部