适用于数据通路的可编程逻辑器件FDP100K

设计研制了一款适用于数据通路的10万门容量的FPGA器件FDP100K(FDP:FPGA for Data-Path),其主要特点为:可编程逻辑单元结构不同于国际上已有的可编程逻辑单元结构,是一种新颖的基于查询表LUT和多路选择器MUX的混合结构;连线资源结构采用新颖的层次式布线结构,提供高度灵活的布线能力.芯片采用SM IC 0.35μm CMOS工艺,包含1024个可编程逻辑单元和128个可编程IO单元.芯片配合自主开发的软件系统FDE(FPGA Development Environment)进行测试,结果表明:FDP100K芯片的可编程逻辑单元功能正常;芯片的各种连线资源功能正常;可以准确地实现数据通路型电路和其他类型的电路的功能.

Altera发布光纤互连可编程器件规划

展望未来发展，带宽容量能够逐步满足应用和内容开发者的需求，Altera公司发布其光纤互连可编程器件规划。收发器是业界发展的关键，因此，Altera发挥在这一领域的技术领先优势，将这一远景展望变为现实。这些直接光纤接口支持多种应用，大幅度提高了带宽容量，同时降低了系统复杂度、成本和功耗。

高性能可编程互连资源设计研究

传统的可编程互联结构在短距离互连上往往采用单管、中距离上有双向线,这使得在CLB中查找表(LUT)数目变大后,互连上的延迟会随线长增加而呈指数增长.本文提出了一种改进的高性能互连结构,改进了短、中和长距离互连,使得其在CLB中LUT数目增加的情况下让芯片拥有更好的互连延迟特性,通过对这种互连结构和传统的互连结构进行建模仿真并对延迟性能比较,结果显示,两倍线的平均延迟降低了21.9%、六倍线的平均延迟均降低了近21.7%,长线平均延迟降低了约4%.这种高性能互连结构应用于我们自主研发设计的FDP2009-2-SOPC芯片中,并对其互连性能进行了测试,验证了我们的思想.

新型可编程逻辑器件EPLD的应用设计

可擦除可编程逻辑器件(EPLD)是美国Altera公司于80年代中期首先推出的一类新型可编程逻辑器件.作者分析了EPLD的结构特点,介绍了EPLD器件的应用开发过程及注意事项,最后给出了一个具体应用实例.

多片FPGA系统互连结构研究

本文在分析现有多FPGA系统互连拓朴结构的基础上,指出其最佳形式,即硬布线和可编程布线相结合,优势互补,并提出了一种新的拓朴结构———最大权生成树与交叉开关相结合,详述了其设计流程和算法。

一种新型纳米器件逻辑纠错专用集成电路架构

新型纳米器件被视为摩尔定律极限临近情况下CMOS技术的有力补充。为克服新型纳米器件缺陷率高的问题,提出了一种基于现场可编程纳米线互连(FPNI)架构的具有自修正能力的纠错(FT)专用集成电路(ASIC)架构FT-FPNI,这种架构适用于易出错的纳米器件逻辑门电路。使用基于硬件描述语言的缺陷注入技术来仿真架构,仿真结果表明,这种架构可以100%检测缺陷和错误。为取得最小的纠错代价,需要保持尽可能小的单元阵列尺寸。Hspice软件仿真结果表明,碳纳米管或非(NOR)门输出延迟为2.89 ps,平均功耗为6.748 pW,与现有CMOS技术相比功耗降低2个数量级。

可编程逻辑互连网络的设计

半导体技术的迅速进步要求数字系统设计过程的同步提升。例如英特尔4004处理器这样的早期集成电路完全是手工设计的，其中包括了布局工艺图。对于在1971年利用100m技术工艺过程构建的2300个晶体管晶件而言，这是一个合理的努力。与之形成对照的是2002年7月公布的最新的英特尔奔腾2微处理器。它包含了2．2亿个晶体管，使用了0．180m工艺过程，设计这样一个大型器件要求几百个工程师依靠高级的CAD工具来处理其复杂性。在过去的5至10年内，每一个新的英特尔处理器都是设计的顶峰，为其他器件的跟进设置了标准。随着当前制造技术达到了深一亚微层次，为创建一个可以工作的设计所要求的低层次设计努力就越来越多。同时可编程逻辑器件的功能已经提升。目前的现场可编程门阵列（FPGA）可以实现整个数字系统，它们对于系统层次设计者的吸引力在不断地增加。但是在许多情况中，它们的性能是不够的，或者它们没有包含足够的内存，或者缺乏关键的知识产权核心。因此存在着不断增加的需求，要把可编程逻辑技术与客户化的亚微VLSI技术相结合。如果说在可编程逻辑中存在着一个没有被完全理解的具体方面的话，那就是互连。它占用了最大的面积而且要为大多数的延时负责。可编程逻辑器件的90％是布局，10％是逻辑。本书把焦点放在了90％上面，即可编程布局上。它介绍了互连设计的最新研究成果，重点是互连结构自动生成的知识与工具。

基于APTIX设备实现对数字系统的硬件加速验证

随着硬件描述语言(HDL)的发展,数字系统日趋复杂,对其进行验证需要很长时间,根据近年来的统计,对数字系统设计进行测试验证所花的时间占整个设计过程的60%以上。但是现在许多可编程逻辑器件(PLD)厂家都能够提供相关电子设计自动化(EDA)软件来完成对数字系统的快速验证,其中APTIX公司的设备是价格低、验证速度快、基于层次化和模块化的验证平台。文中以APTIX设备为开发环境,应用硬件加速验证的方法来实现对数字系统的快速验证。

新一代BGA封装技术

本文主要介绍了 BGA 封装技术的一个分支——新一代 BGA 封装技术:略大于 IC 的载体 BGA(SLICC BGA),缩小型 BGA(m MGA),微型 BGA(μBGA),芯片尺寸封装(CSP),超级焊球阵列封装(Super BGA),混合 BGA 和现场可编程互连器件(FPID)BGA 封装技术。此类技术封装的电路特点是体积更小、成本低、优良的散热性能和电性能。

基于CPCI与LPC总线的主板BIT设计

为提高CPCI计算机设备的可靠性,准确地定位故障,减少设备的维修时间,在原计算机主板的基础上,提出了基于CPCI总线及LPC总线的故障检测卡。以故障检测和定位为目标,兼顾设备的扩展性和易用性,建立以CPLD为控制芯片,采用VHDL硬件描述语言,实现对计算机主板进行故障检测和定位的功能卡。详细介绍了BIT(built in test)卡的原理和软、硬件设计,并给出了仿真结果。仿真实验结果表明,整个设计安全可靠,移植性好,可为计算机的主板设计提供参考。

Aptix System ExplorerTM使用方法初探

本文描述了AptixSystemExplorerTM硬件仿真系统两种工作方式 (MVP&Incir cuit)的基本原理及流程 ,分析了该系统的特点 ,并给出了如何利用其中的InCircuit模式实现对In tel 82 74芯片的测试 。

Altera在光纤领域取得创新

Altera公司发布其光纤互连可编程器件规划。收发器是业界发展的关键，Altera发挥在这一领域的技术优势，将这一远景展望变为现实。

光FPGA技术大幅提高互联带宽

日前,Altera公司在北京演示了一种创新的光FPGA技术。该技术由Altera公司与Avago公司联合开发,这一演示展示了Altera的光互连可编程器件怎样大幅度提高互连带宽,

Altera举行世界上第一款光FPGA技术演示

近日，Altera公司宣布，在世界上首次演示公司的光FPGA技术。与Avago技术公司联合开发，这一演示展示了Altera的光互连可编程器件怎样大幅度提高互连带宽，同时减小系统复杂度，降低功耗和价格。Ahera于上一季度在部分用户中进行演示，并将于在洛杉矶举行的光纤通信大会暨展览（OFC）的2825展位上进行首次公开演示。

SRAM型FPGA互连资源单故障的一种检测方法

采用三次编程的方法对ＳＲＡＭ型ＦＰＧＡ中连线资源模型的单故障进行检测与定位．在给定的故障模型下，三次编程并施加文中所给测试向量集Ｔ后，可使单故障的故障覆盖率达１００％，对线段（Ｓｅｇｍｅｎｔ）的ｓｔｕｃｋ－ａｔ故障、开路故障。

外围控制设备

Y2002-63036-1876 0209367应用中度偏移的基于中央极限理论的测量入网控制方法的提纯=Refinements to CLT-based MBAC schemesusing moderate deviations[会,英]/wagholikar,S.＆Ravikanth,R.//2000 IEEE Decision and Control Vol.2of 5.—1876～1881(HE)Central limit theorem(CLT)based techniques have·125·