浮点运算的FPGA实现

介绍了采用FPGA实现浮点基本运算的方法,并在ALTERACyclone系列芯片试验验证该算法在高速时钟条件下的性能。

CORDIC算法在正余弦函数中的应用及其FPGA实现

正余弦函数在工程实现中应用很广泛。常用的查找表方法实现简单,但占用存储器资源较多,计算精度与存储容量的矛盾比较突出;传统的CORDIC(坐标旋转数字计算)方法虽占用存储资源少,但硬件资源消耗大,且输出时延长。鉴于此,提出一种改进型的CORDIC算法,将查找表和CORDIC算法相结合,完成了该算法的设计仿真和基于FPGA的硬件测试;结果表明该算法能够利用少量硬件资源和部分存储资源,实现较高的计算精度和较低的输出时延。

基于FPGA多路同步数据采集系统的设计

从对变频电源实时测量的实际应用需求出发,设计了一种基于FPGA的多路同步实时数据采集系统,该系统利用可编程逻辑器件FPGA将多个功能模块连接在一起,完成了对A/D转换芯片及双口等模块的控制;给出了系统硬件原理框图,并结合系统的设计方案对其中的主要功能模块进行了阐述;该多路同步数据采集系统具有实时性强、集成度高、扩展性灵活等特点。

基于FPGA的通用型自动配料控制系统的设计

介绍了基于FPGA的通用型自动配料控制系统的设计和工程实现过程;设计采用了可编程逻辑器件FPGA,并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的XC2S100ePQ208-6芯片上编程实现;该系统由控制器、存储器、分频器、计数器、串口通讯、微型打印机及显示译码器组成;该设计可以完成人为设定参数,由控制系统调用运行,并可完成手动及自动配料,并在自动配料后对各个数据进行统计,产生相应的各种报表。

基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

为保证线阵CCD在图像测量中正常、稳定工作,必须设计出适合其工作的时序驱动电路。在分析TCD1501D线阵CCD驱动时序关系的基础上,通过分析CCD输出的图像信号[1],给出了内、外相关双采样的时序控制。最后,利用quartus7.2软件平台结合VHDL语言进行开发,对所需驱动脉冲进行仿真设计。仿真结果表明,该驱动电路简单、功耗小、成本低、抗干扰能力强,适用于设备小型化的要求。

基于FPGA的多通路SRIO数据传输设计

为满足航天遥测系统中多路高速数据可靠传输的需求,提出了一种基于FPGA控制器和Serial RapidIO(SRIO)协议的四通路数据传输设计方案。设计使用Xilinx A7系列FPGA,并使用4个其内部集成的SRIO IP核,设计内部逻辑,实现四路SRIO高速数据传输;使用其内部集成的吉比特收发器(GTP)以满足SRIO传输协议物理层要求。硬件电路使用4个高速收发光模块完成光电转换;并使用高质量时钟芯片产生125 MHz的差分时钟信号作为SRIO IP核的参考时钟。经测试验证四路数据传输速率可达440 MB/s,且无丢帧、误码现象,该设计已成功运用于遥测系统某地面测试台项目,可实现四路高速数据稳定传输。

HDLC协议RS-485总线控制器的FPGA实现

介绍了以HDLC协议控制为基础的RS-485总线通信控制器,采用VHDL语言在RTL级设计,并在单片FPGA上实现.该控制器具有两个独立的全双工通道,通过存储器管理单元共用片内4KB双口RAM,与CPU进行数据交换.内建中断管理模块,可以工作在查询模式或中断模式.CPU可通过内部ISA总线接口,对片内RAM地址、本站站址、收发数据长度、数据的波特率等编程控制.工作时钟为40MHz时,各通道波特率最高可达10MHz.实际应用表明,此控制器设计合理,工作可靠.

PCI总线接口的FPGA设计与实现

介绍了利用FPGA实现PCI接口设计的方法。通过分析PCI总线接口控制器基本功能,采用VHDL硬件描述语言完成各个模块的功能设计及时序仿真测试,重点从总体设计、内部通信、外部通信、总线状态机等方面做了详细介绍。经验证可满足PCI规范的时序要求,完成了PCI总线接口的FPGA实现。

基于FPGA和DSP的并行数据采集系统的设计

在双模信号处理和补偿装置的设计中,提出了一种高速、并行、多通道、可扩展的数据采集方案。该方案将FPGA映射到DSPEMIF的一段地址空间,用FPGA完成数模、模数转换芯片的时序控制和转换数据的缓存。DSP通过对FPGA的访问,间接控制A/D芯片完成对多输入模拟信号的并行采集。本文着重介绍了数据采集系统的设计思想,实现A/D,D/A芯片控制的FP鄄GA各个功能模块和FPGA的仿真结果。

基于FPGA的真空镀膜机控制系统参数设定和调用模块的设计

介绍基于FPGA的太阳能真空集热管磁控溅射镀膜机参数设定和调用模块的设计过程。利用可编程逻辑器件FPGA,并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的XC2S2005PQ208芯片上编程实现,实现了控制过程中人为设定参数,运行过程中直接调用该参数的功能。该方法简单易行,提高了镀膜工艺和技术。

基于FPGA的HDB3编码一种简单实现

HDB3码(3阶高密度双极性码)保持AM I码极性反转的特点,减少了连0串的长度,有利于提取定时信息.通过对HDB3码编码原理的分析,提出一种基于FPGA的编码方法,并给出了VHDL语言的实现方法及仿真波形.此方法采用2位二进制码实现,在插入破坏符号的同时始终保持极性反转,简化了编程步骤,运行速度快,延时相对较小.由于FPGA具有重复可编程的特点,因而灵活性高,调试方便,且开发成本低,运行稳定可靠.

FPGA实现海德汉绝对式编码器与上位机的智能通讯

为实现EnDat绝对式编码器与上位机之间的通讯,采用现场可编程逻辑器件(FPGA)设计一种EnDat绝对式编码器通讯接口。该接口主要由RS-485收发芯片、光电隔离电路、可编程逻辑器件FPGA组成。根据FPGA模块化设计特点,把FPGA内部处理电路划分为若干功能模块,分别对这些模块进行设计,完成对编码器输出信号的串并转换、CRC校验等功能。实验结果表明:基于FPGA所设计的智能通讯接口能够实现EnDat绝对式编码器与上位机之间的通讯。

基于PCI总线配置FPGA的技术

FPGA广泛应用于现代仪器中,但是FPGA的固有配置方式限制了仪器测量功能的扩展和升级。本文分析了FPGA的配置时序,介绍了基于PCI总线和CPLD来配置FPGA的方法,实现了FPGA的在线重配置,方便了仪器测量功能扩展和升级。

基于FPGA的DDS信号发生器的简单实现

文章介绍利用现场可编程逻辑门阵列FPGA实现直接数字频率合成(DDS)的原理,以及以DDS为核心的信号发生器。探讨DDS技术在FPGA中的实现方法,提出采用ALTERA公司的FLEX系列FPGA芯片FLEX10K进行直接数字频率合成的VHDL源程序。

基于FPGA/CPLD技术的数字频率计设计

简述了基于FPGA/CPLD技术的数字频率计的总体设计。利用MUX+PLUSⅡ和protel99对系统原理图进行设计以及仿真;使用vhdl软件对硬件系统进行编程、仿真、测试;使用Protel99软件制作印刷电路板;运用单片机编程语言对AT89C51编程并通过仿真器将程序写入芯片,对系统进行调试,实现了测频功能。

基于FPGA的单片机仿真器设计

基于FPGA的仿真器是目前高端单片机仿真器的发展方向。文章结合FPGA的结构和技术特点,着重描述了海尔HR6P系列单片机仿真器的软硬件设计,提供了一种集成度高、性能可靠、价格低廉、携带方便的仿真器设计方案。

基于FPGA的数字积分法圆弧插补器的设计与实现

主要讨论数字积分法圆弧插补器的结构,利用大规模可编程逻辑器件FPGA,用VHDL语言进行编程,通过QUAR-TUS Ⅱ软件进行编译仿真,下载到FPGA中进行实现,简化了硬件插补器的结构,提高了灵活性。

基于FPGA与单片机的γ剂量率仪的研制

研制了以FPGA为数据采集核心、单片机为数据处理器的多通道新的γ剂量率仪。文中介绍了FPGA与单片机的通信接口设计、FPGA设计的数据采集模块与功能仿真图和单片机软件和硬件设计框图。并对单片机部分软件设计进行了阐述。设计过程中最大限度的利用数字技术。经过测试,实现了较好的效果。

基于FPGA的H.264去块滤波系统的优化设计

提出一种H.264去块滤波系统的优化设计方法。通过合理设计流水线级数提高并行性,适当增加内部SRAM来提高系统速度和总线利用率,使用一种层次化的有限状态机设计方法,实现对数据流的精确控制并且有效降低硬件实现复杂度。基于FPGA的验证结果显示在最坏情况下滤波每个宏块平均只需220个时钟,比原有方案快10个时钟以上。

基于正余弦编码器反馈处理的FPGA在伺服驱动中的应用

伺服驱动用于自动化系统、机器人、以及专用机器与机床的驱动系统等众多领域。这些领域均对动力学、速度的稳定性和精度具有一定的要求,而满足这些要求时需要增加控制环的带宽。本文描述了一些基于FPGA的编码器方案以连接伺服驱动。由于数字滤波器在FPGA中的使用,位置信号的质量显著提高。用于伺服驱动后,这种较好的信噪比的信号可实现相对平滑(低噪)的电机电流,并可以提高控制环的增益。