基于可编程图形处理器的可视化技术在中子学分析中的应用研究

随着计算模型规模与复杂性的不断提高、中子学自动建模程序的发展,中子学计算后处理已逐渐成为中子学分析工作的瓶颈。FDS团队为提高中子学计算后处理效率,利用科学计算可视化等相关技术,自主研发了集数据管理、预处理与可视化分析于一体的中子学可视化系统SVIP-N;并基于可编程图形处理(programm able Graphics Processing Unit,GPU)实现了体数据的裁剪可视化等高级功能。以国际热核实验堆ITER的中子通量密度场为测试用例进行的测试与初步应用实践表明,SVIP-N显著简化了中子学分析工作的流程,提高了分析效率,为中子学计算后处理提供了直观、高效、实用的可视化分析环境。

面向处理器功能验证的硬件化System Verilog断言设计

功能验证在处理器芯片开发流程中所占用的时间超过70%,因此优化提升功能验证环节的效率非常必要.软件仿真等传统验证方法提供了包括断言等多种验证机制,以提升验证的细粒度可见性和自检查能力,但是软件仿真运行速度较慢,在高效性方面有明显不足.基于FPGA的硬件原型验证方法能极大地加速验证性能,但其调试能力较弱,虽能快速发现漏洞,但难以定位漏洞出现的具体位置和根本原因,存在有效性不足难题.为同时解决上述功能验证有效性与高效性的问题,提出一种将不可综合的断言语言SVA(SystemVerilog Assertion)自动转换成逻辑等效但可综合的RTL电路的方法,聚焦于断言这一类对设计进行非全局建模、纵向贯穿各抽象层级的验证方式,对基于全局指令集架构(instruction set architecture,ISA)模型的验证能力进行补足.同时,结合FPGA细粒度并行化、高度可扩展的优势,对处理器的验证过程进行硬件加速,提升了处理器的开发效率.实现了一个端到端的硬件断言平台,集成对SVA进行硬件化的完整工具链,并统计运行在FPGA上的硬件化断言的触发和覆盖率情况.实验表明,和软件仿真相比,所提方法能取得超过2万倍的验证效率提升.

基于可编程芯片及数字信号处理器的微机保护硬件平台设计方案

微机保护经历多年发展后 ,系统各方面的性能都有了跨越式的发展。随着微电子技术的进步 ,出现了DSP以及CPLD/FPGA等高集成度、超大规模的芯片。本文将探讨CPLD/FPGA与DSP的各种组成方式构成的保护设计方案 ,包括DSP的外围芯片式专用信号处理芯片式及片上系统 (SOC)式 ,并提出多DSP控制式的设计方案。分析了各种方式的典型配置 ,给出详细的比较及应用场合。

基于可编程图形处理器的骨骼动画算法及其比较

骨骼动画相对于之前的动画方法具有占用空间小的优点,但是其代价是计算量的增加,从而导致绘制效率的降低。另一方面,近年来可编程图形处理器技术在计算机图形处理领域已得到广泛研究。因此,提出了基于可编程图形处理器实现骨骼动画的方法,采用了最先进的可编程处理管线。使用多种不同的方法在可编程图形处理器中实现了骨骼动画,并对其性能进行了分析与比较。该方法借助可编程图形处理器强大的计算能力,分担了骨骼动画中的顶点更新的计算任务,从而大大提升了骨骼动画的绘制效率。

可编程顶点处理器FPGA验证平台的设计与实现

为了对一个面向移动设备的可编程顶点处理器进行功能验证和性能评估,设计了一个基于片上可编程系统(systemon programmable chip,SoPC)的FPGA验证平台.在该平台上,采用软硬件协同验证的方法,成功地运行了多个顶点处理器程序.实验结果表明,该平台可以有效地验证可编程顶点处理器的功能,而且适用于3D图形处理器中其他模块的FPGA验证.

基于可编程图形加速硬件的实时光线投射算法

为了在保证绘制图像质量的基础上将体绘制算法的绘制速度提高至实时,提出一种基于可编程图形加速硬件(GPU)的光线投射算法实现(GRC,GPU-based Ray Casting)。GRC在可编程GPU中进行重采样和分类,使用矩阵逆运算以降低重采样坐标的计算复杂度,使用后分类技术以降低算法的空间复杂度。实验表明:对于2563规模的体数据,GRC能够在保证图像质量的基础,以超过30fps的速度进行绘制。

基于LS2K1000-K处理器全国产化模块设计

为满足产品设计要求及提高工作性能,设计了一种元器件选型全国产化的通用数据处理单元。以LS2K1000-K为核心处理器,CPLD作为可编程逻辑器件设计一种全国产化通用数据处理单元。简要介绍了该模块处理器电路、存储器电路、各接口电路、时钟电路、复位电路、电源转换电路等主要硬件电路设计。该通用数据处理单元在器件选型上全部选用国产芯片。LS2K1000-K处理器接口丰富,可满足多种应用场景的需求。该模块实现了100%国产化设计,在国防、军工、通信等具有国产化需求的领域有较好的应用前景。

基于可编程图形硬件的直接体绘制方法

可编程点元渲染器和片元渲染器已成为新一代图形处理器 (GPU)的标志。应用可编程渲染器带来了许多过去由固定渲染器无法得到的复杂图像效果和三维环境的真实感。图形硬件的可编程能力也扩展了硬件加速的直接体绘制算法 ,提高了它的交互性能和图像质量。我们充分利用硬件加速支持的三维纹理、多纹理和片元渲染器 ,可以对体数据进行插值前分类和插值后分类 ,多维转换函数的映射 ,Phong光照渲染等。实现了体数据的交互式半透明显示和等值面显示。

可编程图形硬件综述

集成可编程能力是图形硬件发展历程上的一次革命,它使得图形硬件能够适用于多种不同的应用。本文首先介绍了可编程图形硬件的发展,然后分析了它的流水线结构,最后介绍了几种最新的编程语言。

THS73×3：可编程模拟视频信号处理器

德州仪器日前宣布推出三款集成式高性能视频放大器，这些三通道器件为每个独立通道提供了具有所有功能的全面1^C可编程性，帮助设计人员在无需硬件升级或调整的情况即能灵活地根据需要立即配置系统。这些器件能够与集成式Butterworth滤波器协同工作，为机顶盒、数字电视、个人录像棚心／D播放机以及便携式USB设备等视频应用提供所有必须的模拟信号调节功能。

在可编程图形硬件上实现图像高动态范围压缩

通过在亮度图像梯度域上对大梯度进行衰减,压缩图像亮度的动态范围,可以使高动态范围图像在被显示时,既能够适应常规的显示硬件,同时又充分保留原始图像的细节信息,使得图像在被观察时能够重现真实场景的亮度效果。文中采用适合由图形处理器加速的快速算法,将整个处理过程通过可编程图形硬件实现,建立快速的图像动态范围压缩技术,建立起适用于高动态范围图像显示的实时应用框架,使之不仅适用于基于图像的动态范围调整的绝大部分情况,还能够成为各种交互式图形应用的核心技术之一。

可编程图形硬件试析

对可编程图形硬件作了简要介绍,对GPU编程总体框架与基本元素进行了相关阐发。

基于图形处理器(GPU)的通用计算

伴随着PC级微机的崛起和普及 ,多年来计算机图形的大部分应用发生了从工作站向微机的大转移 ,这种转移甚至发生在像虚拟现实、计算机仿真这样的实时 (中、小规模 )应用中 这一切的发生从很大程度上源自于图形处理硬件的发展和革新 近年来 ,随着图形处理器 (GPU)性能的大幅度提高以及可编程特性的发展 ,人们首先开始将图形流水线的某些处理阶段以及某些图形算法从CPU向GPU转移 除了计算机图形学本身的应用 ,涉及到其他领域的计算 ,以至于通用计算近 2～ 3年来成为GPU的应用之一 ,并成为研究热点 文中从若干图形硬件发展的历史开始 ,介绍和分析最新GPU在通用计算方面的应用及其技术原理和发展状况 。

MIGPU-9多核交互式图形处理器的设计

鉴于图形处理器的应用日趋广泛,多核SoC的研究日益迫切,设计了一款多核交互式图形处理器MIGPU-9及其完整的软件系统.为了兼顾编程灵活性和计算高效性,设计了具有专用指令的前端处理器FEP、支持定点/浮点运算与函数求值器的顶点染色处理器VSP、双模式的剪裁投影处理器PCPTC,以及数个像素染色处理器PSP等共计9个微处理器核;MIGPU-9将这9个具有不同功能和不同结构的微处理器核以及各种专用加速电路以双轨握手的流水线形式集成到一块XC6VLX550T FPGA上,实现了图形处理任务在不同处理器核及专用电路上的并行计算.测试结果表明,MIGPU-9支持OpenGL2.0和DirectDraw,像素填充率最高可达40 M/s,电路规模超过527万门.

面向移动设备的3D图形处理器设计

提出一种面向移动设备的3D图形处理器的设计方法,从图形算法和硬件架构两个层次进行优化.对图形算法进行C语言的仿真模拟,并设计高效的具有并行和流水线结构的图形处理器架构.该架构采用定点的数据通道,拥有一个可编程的顶点处理器和基于像素块的光栅扫描转换模块,降低电路复杂度的同时提高了整体性能.该设计已经在FPGA上验证,并给出了实验结果.实验结果显示该图形处理器结构可以满足移动设备的图形应用要求,具有可行性.

图形处理器片段处理单元的设计与实现

针对图形处理器三维引擎中对图形的后期处理需求,实现片段写入帧缓冲区前的测试、混合、逻辑操作、累积、清除和屏蔽等关键功能。分析并提取了Open GL核心库中的片段处理相关函数,确定了片段处理单元要实现的功能;合理安排多个片段处理功能的执行顺序,设计了基于流水线的片段处理单元结构;采用Verilog HDL对电路进行描述,采用Cadence NC-Verilog仿真工具进行虚拟验证,采用Xilinx的ISE工具进行综合,并在Xilinx Virtex6XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到180 MHz,测试功能正确。在SMIC 65 nm CMOS工艺下,采用Synopsys Design-Compiler对设计进行综合,电路工作频率达到300 MHz,满足设计需求。

图形处理器通用计算的研究综述

从2004年开始,图形处理器GPU的通用计算成为一个新研究热点,此后GPGPU(Gen-eral-Purpose Graphics Processing Unit)在最近几年中取得长足发展。从介绍GPGPU硬件体系结构的改变和软件技术的发展开始,阐述GPGPU主要应用领域中的研究成果及最新发展。针对各种应用领域中计算数据大规模增加的趋势,出现单个GPU计算节点无法克服的硬件限制问题,为解决该问题出现多GPU计算和GPU集群的解决方案。详细地讨论通用计算GPU集群的研究进展和应用技术,包括GPU集群硬件异构性的问题和软件框架的三个研究趋势,对几种典型的软件框架Glift、Zippy、CUDASA的特性和缺点进行较详细的分析。最后,总结GPU通用计算研究发展中存在的问题和未来的挑战。

图形处理器通用计算关键技术研究综述

当前图形处理器的通用计算取得长足发展,为适应通用计算图形处理器在硬件体系结构和软件支持方面完成相应调整和改变,面对各种应用领域中数据规模增大的趋势,多GPU系统和GPU集群的研究应用日趋增多.以流处理器及图形处理器硬件体系为依据,介绍学术和工业领域中流处理器及图形处理器体系变化趋势.从软件编程环境、硬件计算与通信等方面展开讨论,阐述通用计算中图形处理器的关键问题,包括编程模型及语言的发展和方向,存储模型的量化研究、访存模式和行为的优化以及分布式存储管理的热点问题,典型通信原型系统的对比及通信难点的分析,GPU片内和片间的负载均衡,可靠性和容错计算,GPU功耗评测及低功耗优化的研究进展.综述在海量数据处理、智能计算、复杂网络、集群应用领域中图形处理器的研究进展及成果.总结在通用计算发展中存在的技术问题和未来挑战.

基于现场可编程门阵列永磁同步电机模型的硬件在环实时仿真测试技术

为实现电机控制器的性能测试、设计验证及优化,提出基于现场可编程门阵列(FPGA)永磁同步电机(PMSM)驱动系统模型的硬件在环(HIL)实时仿真测试技术。在FPGA中建立起PMSM及逆变器的实时仿真模型,将其连接真实的数字信号处理器(DSP),实现HIL的半实物实时仿真测试。实时仿真模型在FPGA板卡上以50MHz速度运行,累计延迟(响应时间)4.14μs。将HIL平台(真实控制器和FPGA实时仿真模型)与全实物的通用平台(真实控制器、逆变器和PMSM)进行了试验比较,稳态电流幅值相差1.45%,验证了HIL平台的有效性和准确性。

异构多核图形处理器存储系统设计与实现

提出了异构多核图形处理器(HMGPU)存储管理系统的硬件实现方法,采用固定分区与分页式分区两种方式分别对大片连续数据与小片非连续数据进行管理,使用Verilog语言进行硬件设计和仿真,并在FPGA开发板上进行了验证。实验结果表明,该系统为HMGPU提供了2 021.2 MB/s的有效存储带宽。