可编程序逻辑阵列时序电路的逻辑设计

本文结合具体实例比较系统地讨论了可编程序逻辑阵列 (PLA)时序电路逻辑设计的基本思想和方法 ,并总结了在PLA设计中PLA结构的一般化简原则。

用可编程序逻辑阵列设计时序电路的方法

以四层电梯控制器的设计为例,说明用可编程序逻辑阵列设计数字电路中时序电路的方法。

步进电动机可编程阵列逻辑控制器

步进电动机在工业控制领域得到了普遍的应用。利用可编程阵列逻辑(PAL)集成电路作为步进电动机的控制器,PAL控制器由可编程“与”门阵列和固定的“或”门阵列组成。传统的组合逻辑电路可由“与”门逻辑构成。利用这种方法组成的电路类似于可编程只读存储器中储存电路。 附图是控制步进电动机的PAL电路,利用了PAL16R8。

基于QCA可编程逻辑阵列单元的元胞缺陷研究

介绍了一种量子元胞自动机(QCA)可编程逻辑阵列结构,该结构可用于实现量子元胞自动机大规模可编程逻辑电路,采用QCADesigner仿真软件研究了元胞缺失、移位缺陷和未对准缺陷对可编程逻辑阵列单元逻辑功能的影响。得出了特定结构下,每个元胞移位缺陷和未对准缺陷的最大错位距离,以及导线模式中存在特定位置的8个可缺失元胞。这为缺陷单元的应用提供了一个具体的参数标准,提高了PLA阵列的单元利用率。

用现场可编程门阵列进行VLSI设计验证

超大规模专用集成芯片的设计是一项比较复杂的工作。常规的设计方法成功率较低 ,利用 EDA (电子设计自动化 )技术在在线可编程逻辑器件上进行大规模集成电路 ( VL SI)设计验证 ,是超大规模集成电路设计较成功的方法 ,本文对该方法的可行性进行了分析 ,并提出了验证方法。

易测试PLA的一种新设计及其测试方法

本文提出了一种易测试ＰＬＡ的新设计，这种设计使ＰＬＡ易于测试，所增加的硬件只是一个ｍ位移位寄存器．本文还详述了对这种ＰＬＡ进行测试的方法，该测试方法只需要很少的测试向量，测试结果计算简单，具有很高的故障复盖率．

PLAUD-Ⅱ:一个全自动MOS PLA的设计系统

可编程逻辑阵列(PLA)的自动设计是80年代以来迅速发展起来的,用以优化设计大规模数字系统的设计技术。PLAUD-Ⅱ是我国第二级IC-CAD系统的PLA自动设计子系统,它在国内首次实现了MOSPLA从逻辑输入到版图生成的自动设计。该系统的研制完成为大规模数字系统的控制逻辑部件的设计自动化打下了良好的基础。

基于量子元胞自动机的PLA故障分析和检测

量子元胞自动机(quantum-dot cellular automata,QCA)可编程逻辑阵列(programma-ble logic array,PLA)结构可用于实现大规模可编程逻辑电路。分析了4种故障类型发生在PLA单元的8个区域中的影响,得出了具体的影响效果。其中,直接或间接致使隐含线和与门发生逻辑错误的故障均会导致PLA中故障所在行整行失效,其他故障只会影响故障所在的PLA单元的逻辑功能和配置,而对PLA中的其他单元没有影响。此外,基于故障分析,提出了具体的PLA故障检测方法。

PLA测试产生方法概论

PLA以其独特的优势和规整的结构越来越广泛地应用于复杂的VLSI系统的设计中,其测试问题由于它的难度和特殊性颇受普遍重视。十多年来,许多研究人员专注于PLA测试方法的研究,提出了不少解决的办法。本文试图在讨论PLA的故障类型及其故障模型和检测关系的基础上,归纳总结并分析现有PLA故障测试生成的几类主要方法。

PLA的故障测试生成算法

可编程逻辑阵列PLA（ProgrammableLogicArrays）由于使用灵活，结构规整，设计简单得到越来越广泛地应用。本文介绍的算法，正是面向实际应用，依据PLA的故障测试原理生成的通用型测试矢量集，对任何PLA阵列的故障情况做出测试，而与PLA所完成的功能无关。

PLA器件的应用

本文讨论了PLA器件的特点及在组合逻辑和时序逻辑设计中的应用.

三电平空间矢量调制的FPGA实现

提出了一种适合硬件实现的三电平空间矢量调制优化算法。该算法利用三电平空间矢量图的几何对称性,把三电平空间矢量的计算集中在一个扇区内完成,有效地减少三电平空间矢量的计算量,从而降低了算法实现所需硬件资源的需求。根据该优化算法,本文采用硬件描述语言在单片现场可编程序逻辑阵列上实现三电平空间矢量调制,同时给出具体设计步骤和关键设计考虑。仿真和实验验证了该算法的正确性以及硬件实现的快速性。

台积电20纳米晶圆提前投片

可编程序逻辑闸阵列（FPGA）大厂赛灵思（Xilinx）近日宣布，已经开始在台积电投片业界首款20纳米可编程逻辑元件（PLD），以及业界首款20纳米全编程（A1iProgrammable）元件。业界指出，赛灵思宣布进入20纳米世代，代表台积电20纳米已提前一季度进入投片阶段。

各种规模集成电路

Y2001-62591-151 0113143动态重构逻辑引擎大规模集成电路应用的空间-时间映射=Spacial-temporal mapping of real applications on adynamically reconfigurable Logic engine LSI[会,英]/Furuta,K.& Fujii,T.//2000 IEEE Custom Integrat-ed Circuits Conference.—151～154(EC)