可编程序逻辑阵列时序电路的逻辑设计

本文结合具体实例比较系统地讨论了可编程序逻辑阵列 (PLA)时序电路逻辑设计的基本思想和方法 ,并总结了在PLA设计中PLA结构的一般化简原则。

用可编程序逻辑阵列设计时序电路的方法

以四层电梯控制器的设计为例,说明用可编程序逻辑阵列设计数字电路中时序电路的方法。

步进电动机可编程阵列逻辑控制器

步进电动机在工业控制领域得到了普遍的应用。利用可编程阵列逻辑(PAL)集成电路作为步进电动机的控制器,PAL控制器由可编程“与”门阵列和固定的“或”门阵列组成。传统的组合逻辑电路可由“与”门逻辑构成。利用这种方法组成的电路类似于可编程只读存储器中储存电路。 附图是控制步进电动机的PAL电路,利用了PAL16R8。

用现场可编程门阵列进行VLSI设计验证

超大规模专用集成芯片的设计是一项比较复杂的工作。常规的设计方法成功率较低 ,利用 EDA (电子设计自动化 )技术在在线可编程逻辑器件上进行大规模集成电路 ( VL SI)设计验证 ,是超大规模集成电路设计较成功的方法 ,本文对该方法的可行性进行了分析 ,并提出了验证方法。

通用阵列逻辑GAL的原理及应用

近年来我们在科研中使用了通用阵列逻辑GAL器件,应用了QAL技术.在实践教学和理论课教学中也不同程度地引入了有关GAL的教学内容.在总结我们实践的基础上写成本文,主要包括可编程逻辑器件概述、GAL的构成及其工作原理、GAL的编程及其应用三部分.文中错谬希同行指正.

异步时序型PAL解析方法的研究及解析结果分析

本文就异步时序现ＰＡＬ的解析，提出了一种状态图遍历算法。

三电平空间矢量调制的FPGA实现

提出了一种适合硬件实现的三电平空间矢量调制优化算法。该算法利用三电平空间矢量图的几何对称性,把三电平空间矢量的计算集中在一个扇区内完成,有效地减少三电平空间矢量的计算量,从而降低了算法实现所需硬件资源的需求。根据该优化算法,本文采用硬件描述语言在单片现场可编程序逻辑阵列上实现三电平空间矢量调制,同时给出具体设计步骤和关键设计考虑。仿真和实验验证了该算法的正确性以及硬件实现的快速性。

台积电20纳米晶圆提前投片

可编程序逻辑闸阵列（FPGA）大厂赛灵思（Xilinx）近日宣布，已经开始在台积电投片业界首款20纳米可编程逻辑元件（PLD），以及业界首款20纳米全编程（A1iProgrammable）元件。业界指出，赛灵思宣布进入20纳米世代，代表台积电20纳米已提前一季度进入投片阶段。

各种规模集成电路

Y2001-62591-151 0113143动态重构逻辑引擎大规模集成电路应用的空间-时间映射=Spacial-temporal mapping of real applications on adynamically reconfigurable Logic engine LSI[会,英]/Furuta,K.& Fujii,T.//2000 IEEE Custom Integrat-ed Circuits Conference.—151～154(EC)